停车场计数器的设计.docx
- 文档编号:12883732
- 上传时间:2023-04-22
- 格式:DOCX
- 页数:22
- 大小:298.19KB
停车场计数器的设计.docx
《停车场计数器的设计.docx》由会员分享,可在线阅读,更多相关《停车场计数器的设计.docx(22页珍藏版)》请在冰豆网上搜索。
停车场计数器的设计
电子课程设计
——停车场计数器
学院:
科技大学华科学院
专业:
电气工程及其自动化
班级:
电气122202H班
:
白健
学号:
1
指导教师:
黄庆彩
2014年12月
一、设计任务与要求……………………………………1
二、总体框图……………………………………………2
三、选择器件……………………………………………3
四、功能模块…………………………………………14
五、总电路图…………………………………………19
心得………………………………………………………20
参考文献………………………………………………..20
停车场计数器
一、设计任务与要求
1.1设计目的:
〔1〕掌握可任意预置的定时显示报警系统的构成、原理与设计方法;
〔2〕熟悉集成电路的使用方法。
1.2根本要求:
〔1〕能够预置初始车位数,能够显示空余车位,从0-999;
〔2〕在出口处里、外分别安装两个传感器〔比方红外传感器〕A、B,每当有车辆进入时将顺序经过A、B,每当有车辆出去时将顺序经过B、A,设计电路能够区分此车辆进入还是出去。
〔3〕进入车辆,空余车位数减1;车辆离去,空余车位数加1。
二、总体框图
设计思路
我设计的停车场电子车位计数器电路主要有四大局部,即车位空位数计数局部、译码局部、显示局部和提示灯提示局部。
进出的每辆车都会触发门口的红外遥感,给计数器一个脉冲信号,使计数器进展加减计数,由显示局部将所剩余的车位数显示出来,提示灯局部提示是否有空余的车位。
〔一〕计数局部:
用三个可逆计数器74LS192联级组成100进制可逆计数电路,预置最大值999;
〔二〕译码局部:
用七段式译码器74LS48将8421BCD码转化为共阴极七段数码管需要的逻辑状态二进制代码;
〔三〕显示局部:
采用共阴极七段式显示器,将二进制码以十进制的形式显示出来;
〔四〕提示灯局部:
由555定时器组成的单稳态触发器驱动灯泡发光,提示空车位数为0。
三、选择器件
序号
元件名称
规格及用途
数量
1
定时器
LM555
1片
2
计数器
74LS192N
3片
3
译码器
74LS48
3片
4
显示器
SEVEN-SEG--K
3片
5
三输入或门
4075BP
1片
6
四输入或门
4072BD
3片
7
电阻排
RPACK7300
3个
8
电阻
1k
1个
9
电容
1uF
1个
10
电容
0.01uF
1个
11
单刀双掷开关
SPDT
2个
12
灯泡
4V5W
1个
13
导线
假设干
3.1可逆计数器74LS192
计数开场时,先在RD端输入一个正脉冲,此时两个计数器均被置为0状态。
此后在LD端输入“1〞,RD端输入“0〞,那么计数器处于计数状态。
在个位的74LS192
(1)的CU端逐个输入计数脉冲CP,个位的74LS192开场进展加法计数。
在第10个CP脉冲上升沿到来后,个位74LS192的状态从1001→0000,同时其进位输出从0→1。
此上升沿使十位的74LS192
(2)从0000开场计数,直到第100个CP脉冲作用后,计数器由10011001恢复为00000000,完成一次计数循环。
当第一级计数器的CPU端接收到脉冲信号时,计数器进展加法计数;当计数器的CPD端接收到脉冲信号时,计数器进展减法计数和加法计数。
第一级计数为9时下一个脉冲到来时,第一级计数器加1进位变零,向上一级进位;减法计数时,当第一级计数器为0时,下一个脉冲到来时,上一级计数器借位,第一级从10减1变为9,
3.1.1逻辑符号和引脚图
图3.1〔a〕逻辑符号和(b)引脚图
〔a〕
(b)
真值表:
MR
PL
CPU
CPD
MODE工作模式
H
X
X
X
Reset(Asyn.)去除
L
L
X
X
Preset(Asyn.)预置
L
H
H
H
NoChange保持
L
H
↑
H
CountUp加计数
L
H
H
↑
CountDowN减计数
3.1.2功能表
表3.174LS192功能表
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
1
×
×
×
×
加计数
0
1
1
×
×
×
×
减计数
OperatingConditions建议操作条件:
Symbol符号
Parameter参数
最小
典型
最大
UNIT单位
VCC
SupplyVoltage电源电压
54
4.5
5.0
5.5
V
74
4.75
5.0
5.25
TA
OperatingAmbientTemperatureRange操作环境温度围
54
–55
25
125
℃
74
0
25
70
IOH
OutputCurrent—High输出电流-高电平
54,74
-
-
–0.4
mA
IOL
OutputCurrent—Low输出电流-低电平
54
-
-
4.0
mA
74
-
-
8.0
H=高电平L=低电平X=不定〔高或低电平〕↑=由“低〞→“高〞电平的跃变
3.1.3功能介绍
74LS192同步十进制可逆计数器具有双时钟输入,可以执行十进制加和减法计数并具有去除、置数等功能。
当去除端CR=1时,计数器直接清零〔称为异步清零〕。
执行其它功能时,CR=0。
当CR=LD=0时,数据直接从输入端DA、DB、DC、DD置入计数器;当CR=0、LD=1时,执行计数功能。
当CPD=1时,计数脉冲由加计数端CPD输入,在计数脉冲上升沿按8421编码执行十进制加法计数。
当CPU=1时,计数脉冲由减法计数端CPD输入,在计数脉冲上升沿按8421编码执行十进制减法计数。
当第一级计数器的CPU端接收到脉冲信号时,计数器进展加法计数;当计数器的CPD端接收到脉冲信号时,计数器进展减法计数和加法计数。
第一级计数为9时下一个脉冲到来时,第一级计数器加1进位变零,向上一级进位;减法计数时,当第一级计数器为0时,下一个脉冲到来时,上一级计数器借位,第一级从10减1变为9。
74LS192引脚功能介绍:
引脚功能表:
CPU
CountUpClockPulseInput计数芯片时钟脉冲输入
CPD
CountDownClockPulseInput倒计时时钟脉冲输入
MR
AsynchronousMasterReset(Clear)Input异步主复位〔去除〕输入
PL
AsynchronousParallelLoad(ActiveLOW)Input异步并行负载〔低电平〕输入
Pn
ParallelDataInputs并行数据输入
Qn
Flip-FlopOutputs(Noteb)触发器输出〔附注b〕
TCD
TerminalCountDown(Borrow)Output(Noteb)终端倒计时〔借〕输出〔注b〕
TCU
TerminalCountUp(Carry)Output(Noteb)终端数最多输出〔注b〕
NOTES:
a.1TTLUNIT单位Load(U.L.)=40mAHIGH/1.6mALOW.
b.TheOutputLOWdrivefactoris2.5U.L.forMilitary(54)and5U.L.formercial(74)TemperatureRangesLS192LOGICEQUATIONS
DCSPECIFICATIONS直流电气规格:
Symbol符号
Parameter参数
Limits限制围
UNIT单位
TestConditions条件
最小
典型
最大
VIH
InputHIGHVoltage输入高电平电压
2.0
-
-
V
GuaranteedInputHIGHVoltageforAllInputs
VIL
InputLOWVoltage输入低电平电压
54
-
-
0.7
v
GuaranteedInputLOWVoltageforAllInputs
74
-
-
0.8
VIK
InputClampDiodeVoltage钳位二极管输入电压
-
–0.65
-1.5
V
VCC=最小,IIN=–18mA
VOH
OutputHIGHVoltage输出高电平电压
54
2.5
3.5
-
V
VCC=最小,IOH=最大,VIN=VIHCCOHINIHorVILperTruthTable真值表
74
2.7
3.5
-
VOL
OutputLOWVoltage输出低电平电压
54,74
-
0.25
0.4
V
IOL=4.0mA
VCC=VCC最小,VIN=VIL
74
-
0.35
0.5
IOL=8.0mA
IIH
InputHIGHCurrent输入高电平电流
-
-
20
μA
VCC=最大,VIN=2.7V
-
-
0.1
mA
VCC=最大,VIN=7.0V
IIL
InputLOWCurrent输入低电平电流
-
-
–0.4
mA
VCC=最大,VIN=0.4V
IOS
ShortCircuitCurrent(Note1)短路电流
–20
-
–100
mA
VCC=最大
ICC
PowerSupplyCurrent电源电流
-
-
34
mA
VCC=最大
ACCHARACTERISTICS(TA=25℃)交流特性(TA=25℃):
Symbol符号
Parameter参数
Limits限制围
UNIT单位
TestConditions测试条件
最小
典型
最大
fMax
MaximumClockFrequency最大时钟频率
25
32
-
MHz
VCC=5.0VCL=15pF
tPLHtPHL
CPUInputtoTCUOutputCPU输入到TCU输出
-
1718
2624
ns
tPLHtPHL
CPDInputtoTCDOutputCPD输入到TCD输出
-
1615
2424
ns
tPLHtPHL
Clock到Q
-
2730
3847
ns
tPLHtPHL
PL到Q
-
2425
4040
ns
tPHL
MRInputtoAnyOutput
-
23
35
ns
交流安装要求(TA=25℃)
Symbol符号
Parameter参数
Limits限制围
UNIT单位
TestConditions 测试条件
最小
典型
最大
tW
AnyPulseWidth任何脉冲宽度
20
-
-
ns
VCC=5.0V
ts
DataSetupTime数据设置时间
20
-
-
ns
th
DataHoldTime数据保持时间
5.0
-
-
ns
trec
RecoveryTime恢复时间
40
-
-
ns
3.274LS48译码器
引脚介绍:
引出端符号
A0→A3译码地址输入端
BI/RBO消隐输入〔低电平有效〕/脉冲消隐输出〔低电平有效〕
LT灯测试输入端〔低电平有效〕
RBI脉冲消隐输入端〔低电平有效〕
Ya→Yg段输出
【1】测试条件中的“最小〞和“最大〞用推荐工作条件中的相应值
工作条件:
5448/7448
54LS48/74LS48
单位
最小
额定
最大
最小
额定
最大
电源电压VCC
54
4.5
5
5.5
4.5
5
5.5
V
74
4.75
5
5.25
4.75
5
5.25
输入高电平电压Vh
2
2
V
输入低电平电压Vl
54
0.8
0.7
V
74
0.8
0.8
V
输入高电平电流Ih
Ya-Yg
-400
-100
uA
BI/RBO
-200
-50
输出低电平电流Iol
Ya-Yg
54
6.4
2
mA
74
6.4
6
BI/RBO
54
8
1.6
74
8
3.2
3.3555集成定时器
3.3.1LM555引脚图
LM555相关参数
Technical/CatalogInformation
LM555
Vendor
FairchildSemiconductor
类别
IntegratedCircuits(ICs)
类型
555Type,Timer/Oscillator(Single)
频率
-
Count
-
电源电压
4.5V~16V
电流
15mA
封装/外壳
8-DIP
Packaging
Tube
工作温度
0°C~70°C
LeadFreeStatus
LeadFree
RoHSStatus
RoHSpliant
其他名称
LM555LM555LM555FSNDLM555FSNDLM555FS
3.3.2根本原理
各引脚的功能
1脚:
外接电源负端VSS或接地,一般情况下接地。
2脚:
低触发端
3脚:
输出端Vo
4脚:
是直接清零端。
当
端接低电平,那么时基电路不工作,此时不管
、TH处于何电平,时基电路输出为“0〞,该端不用时应接高电平。
5脚:
VC为控制电压端。
假设此端外接电压,那么可改变部两个比拟器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。
6脚:
TH高触发端
7脚:
放电端。
该端与放电管集电极相连,用做定时器时电容的放电。
8脚:
外接电源VCC,双极型时基电路VCC的围是4.5~16V,CMOS型时基电路VCC的围为3~18V。
一般用5V。
555定时器的部电路由分压器,电压比拟器C1和C2,简单SR锁存器,放电三极管T以及缓冲器G组成。
三个5千欧的电阻串联组成分压器,为比拟器C1C2提供参考电压。
当控制电压端〔5〕悬空时,比拟器C1C2的基准电压分别为2Vcc/3和Vcc/3。
管脚6为C1的信号输入端,称为阈值输入端;关脚2是比拟器C2的信号输入端,称为触发输入端。
如果控制电路电压端〔5〕外接电压v,那么比拟器电压C1C2的基准电压就变为v和v/2。
比拟器C1C2的输出控制SR锁存器和放电三极管T的状态。
放电三极管T为外接电路提供放电通路,在使用定时器时,该三极管的集电极〔7脚〕一般都要飞、外接上拉电阻。
4管脚为直接复位输入端,当其为低电平时,不管其他输入端的状态如何,输出端即为低电平。
当vi1大于2Vcc/3,vi2大于Vcc/3时,比拟器C1输出低电平,比拟器C2输出高电平,简单SR锁存器Q端置0,放电三极管T导通,输出端为低电平。
当vi1小于2Vcc/3,vi2小于Vcc/3时,比拟器C1输出高电平,C2输出低电平,简单SR锁存器置1,放电三极管截止,输出端为高电平。
当vi1小于2Vcc/3,vi2大于Vcc/3时,简单SR锁存器R=1,S=1锁存器状态不变,电路保持原状态不变。
3.3.3功能表
输入
输出
阀值输入
触发输入
复位
输出
放电管T
0
0
导通
<
Vcc
<
Vcc
1
1
截止
>
Vcc
>
Vcc
1
0
导通
<
Vcc
>
Vcc
1
不变
不变
四、功能模块:
4.1可逆计数电路的设计
图4.1可逆计数电路
由于本次设计的要设计0~999的电子车位计数器,所以用3个74LS192连起来组成计数器局部,给百位预置数为1,接通电路后,先给百位进展数值预置,当第一级计数器的CPU端接收到脉冲信号时,计数器进展加法计数;当计数器的CPD端接收到脉冲信号时,计数器进展减法计数和加法计数。
第一级计数为9时下一个脉冲到来时,第一级计数器加1进位变零,向上一级进位;减法计数时,当第一级计数器为0时,下一个脉冲到来时,上一级计数器借位,第一级从10减1变为9。
4.2译码显示电路的设计及计算
4.2.1译码显示电路的设计
每当计数器进展加〔或减1〕计数时,译码器的输入端接到计数器的输出8421BCD码,将其转化为二进制数,再由显示器显示出二进制数。
与联级计数器十位、百位相连的译码器灭零端接低电平使显示器上十位、百位为零时不显示零。
4.2.2译码显示电路的计算
显示器的工作电压为1.6V,译码器接的高电平为5V,那么加在电阻两端的电压为V=5-1.6V=3.4V。
显示器的工作电流为几十毫安,那么所加电阻的阻值为R=U/I=3.4V/20mA=170Ω
图4.2译码显示电路
刚开场接通电路时数码管的显示电路如下:
图4.3提示灯电路
4.3提示灯电路的设计
该提示灯电路由555定时器组成的单稳态触发器去驱动灯泡使其发光的电路构成。
当触发器复位端施加高电平时,电路构成双稳态触发器。
产生1HZ方波,驱动报警灯报警。
此时,提示灯电路中的灯开场发光,提示停车场已经满位。
工作过程分析
由于本次设计的要设计0~999的电子车位计数器,所以用3个74LS192连起来组成计数器局部,给百位预置数为1,接通电路后,先给百位进展数值预置,当第一级计数器的CPU端接收到脉冲信号时,计数器进展加法计数;当计数器的CPD端接收到脉冲信号时,计数器进展减法计数和加法计数。
第一级计数为9时下一个脉冲到来时,第一级计数器加1进位变零,向上一级进位;减法计数时,当第一级计数器为0时,下一个脉冲到来时,上一级计数器借位,第一级从10减1变为9,
当计数电路处于计数状态,有车进入时,将对红外遥感进展开→断的作用,再由555触发器产生一个脉冲传到可逆计数器74LS192的CPD端,计数器进展减1计数,计数器的输出端与译码器74LS48相连,译码器将计数器输出的8421BCD码转化为对应字段的输出,在于七段式显示器相连,数码管一使劲指数显示出当前的车位空位数。
当有车离开停车场时,555产生的脉冲传到可逆计数器74LS192的CPU端,计数器进展加1计数,通过译码显示电路显示出当前的车位空位数,较划卡前多出1空位。
当计数器计数到999时,通过与门电路配合或门对输入进展锁住,由于输入脉冲是下降沿触发,那么采用或门进展处理。
图4.3提示灯电路
五、总电路图:
心得
停车场空位显示电路是一种很实用的电子电路。
它主要由计数电路、译码电路、显示电路组成。
它与电子计数电路大致一样,其不同之处在于采用可逆计数器,因为它不是单一的加计数或减计数,而且随进车、出车而相应的减、加计数,这也是该题目设计的重点所在。
通过本次停车场空位显示电路的设计,既稳固了所学知识,又是我对计数电路、显示电路有了进一步的了解,拓展了知识面。
我掌握了可逆计数器的原理和根本用法,特别是74LS192的功能及接法。
可用译码器、显示器集成在一起的集成LED显示器,可使电路更加简单,但我并未采用,原因在于它不能直观的表达译码器的工作原理。
本次课程设计极锻炼了我自主学习的能力。
刚看到设计题目的时候,感觉很茫然,因为图书馆及网上均未找到与停车场空位显示电路直接相关的资料。
通过对设计要求的分析及查阅所搜集到的资料,我意识到搜集的资料不是现成的让你来照用的,而是在你设计过程中提供思路的。
停车场空位显示电路就是一种实用的电子显示电路,它得采用可逆计数器,然后我从网上查找到可逆计数器74LS192的相关资料,借鉴一些使用电子电路的例子设计出了一个简单的电路,在教师的指导下,经过屡次修改,最终设计出了该电路。
很庆幸能有这样一次课设的时机,让我学尝试了理论与实际的结合,让我学到了很多知识,让我认识到了自己的缺乏,让我明确了努力的方向。
在以后的学习生涯中我会不断的完善自己,用更多知识来丰富和充实自己,这次课程设计终于顺利完成了,在设计中遇到了很多编程问题,最后在教师的辛勤指导下,终于游逆而解。
在教师的身上我学得到很多实用的知识,在次我表示感!
同时,对给过我帮助的所有同学和各位指导教师再次表示忠心的感。
参考文献
1.康华光.电子技术根底【M】.;高等教育.1980。
2.保经,CMOS集成电路【M】.;国防工业,1996。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 停车场 计数器 设计