HDPCVD技术应用与设备维护资料.docx
- 文档编号:12756103
- 上传时间:2023-04-21
- 格式:DOCX
- 页数:26
- 大小:1.05MB
HDPCVD技术应用与设备维护资料.docx
《HDPCVD技术应用与设备维护资料.docx》由会员分享,可在线阅读,更多相关《HDPCVD技术应用与设备维护资料.docx(26页珍藏版)》请在冰豆网上搜索。
HDPCVD技术应用与设备维护资料
毕业设计论文
HDPCVD技术应用与设备维护
系电子信息工程系
专业微电子姓名曹海峰
班级微电113学号____28_____
指导教师徐振邦职称讲师
指导教师职称
设计时间2012.9.15-2013.1.4
摘要
HDPCVD工艺自问世以来凭借其独特的在高密度等离子体反应腔中同步淀积和刻蚀绝缘介质的反应过程实现了在较低温度下对高深宽比间隔的优良填充,其所淀积的绝缘介质膜具有高密度、低杂质缺陷等优点,同时对硅片有优良的粘附能力,这些优势使HDPCVD工艺迅速取代其他传统工艺而一举成为先进半导体制程中对超细间隔进行绝缘介质填充的首选。
本课程设计主要以介电质化学气相淀积工艺为基础,以高密度等离子体(HDPCVD)为研究对象,从高密度等离子体的工艺原理、在半导体制造中的工艺应用、以及设备构成和维护等多方面进行了详细描述。
关键词:
高密度等离子体,化学气相淀积,半导体制造,填充
目录
摘要2
目录3
第1章绪论4
1.1引言4
1.2DCVD工艺的分类4
第2章HDPCVD的工艺原理6
2.2CVD的工艺原理6
2.3PECVD工艺原理8
2.4高密度等离子体CVD(HDPCVD)9
2.5HDPCVD的反应腔及主要反应过程11
2.6HDPCVD工艺的重要指标-淀积刻蚀比13
第3章HDPCVD技术的应用15
3.1HDPCVD工艺在半导体制造中的应用15
3.2半导体制造对HDP的工艺要求15
3.3HDPCVD工艺中对薄膜质量的测量参数16
3.4HDPCVD工艺中的两个问题18
第4章HDPCVD设备的结构及维护19
4.1HDPCVD设备的结构19
4.2HDPCVD设备的维护20
第5章总结与展望24
参考文献25
致谢26
第1章绪论
1.1引言
微芯片加工是一个平面加工的过程,这一过程包含在硅片表面生长不同膜层的步骤,通过淀积工艺可以完成在硅片表面生长薄膜,导电薄膜层和绝缘层对于能否在硅衬底上成功制作出半导体器件是至关重要的。
成膜技术被用来加工电路,主要用来隔离绝缘介质层之间所夹的金属导电层连接不同的IC器件。
在制造工艺中,多种不同类型的膜淀积到硅片上,在某些情况下,这些膜成为器件结构中的一个完整部分;另外一些膜则充当了工艺过程中的牺牲层,并且在后续的工艺中被去掉。
在微芯片加工中,膜淀积通常指薄膜,因为这些膜很薄以致它们的电学和机械学特性完全不同于同种材料下更厚的膜。
随着半导体技术的飞速发展,半导体器件特征尺寸的显著减小,相应地也对芯片制造工艺提出了更高的要求,其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充以提供充分有效的隔离保护,包括浅槽隔离,金属前绝缘层(PMD),金属层间绝缘层(IMD)等等。
本文所介绍的高密度等离子体化学气相淀积(HDPCVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来,以其卓越的填孔能力,稳定的淀积质量,可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。
在HDPCVD工艺问世之前,大多数芯片厂普遍采用等离子体增强化学气相沉积(PECVD)进行绝缘介质的填充。
这种工艺对于大于0.8微米的间隙具有良好的填孔效果,然而对于小于0.8微米的间隙,用单步PECVD工艺填充具有高的深宽比(定义为间隙的深度和宽度的比值)的间隙时会在其中部产生夹断(pinch-off)为了解决这一难题,淀积-刻蚀-淀积工艺被用以填
充0.5微米至0.8微米的间隙,也就是说,在初始淀积完成部分填孔尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口,之后再次淀积以完成对整个间隙的填充。
HDPCVD工艺正是在探索如何同时满足对高深宽比间隙的填充和控制生产成本的过程中诞生的,它的突破创新之处就在于在同一个反应腔中同步地进行淀积和刻蚀的工艺。
具体来说,在常见的HDPCVD制程中,淀积工艺通常是由
和
的反应来实现,而蚀刻工艺通常是由Ar和
的溅射来完成。
1.2DCVD工艺的分类
介电质化学气相淀积(DielectricChemicalVaporDeposition,DCVD),是通过气体或者气相反应物通过化学反应的方式在基底表面形成固态薄膜。
现在半导体工艺里所使用的淀积式的介电材质,可以说通通是DCVD的方式制作的。
DCVD的优点是可以通过控制淀积气体制成精确的材料,而且线在当宽越来越窄,金属层层数越来越多之后,DCVD因为具备良好的阶梯覆盖(StepCoverage)的能力,使它在半导体制程上所扮演的角色越来越重要。
DCVD种类很多包括供应商和在半导体制造中的常见应用层。
主要有常压化学气相淀积(APCVD),低压化学气相淀积(LPCVD),次大气压化学气相淀积(SACVD),等离子体增强化学气相淀积(PECVD),高密度等离子体化学气相淀积(HDPCVD)等。
下面简单介绍这几种DCVD制程的特点:
1)、APCVD是半导体业界第一种类型的DCVD,由于反应在常压下进行,反应器设计相对简单并允许高的淀积速度,连续工艺的APCVD系统有高的设备产量、优良的均匀性以及制造大直径硅片的能力,APCVD的问题是高的气体消耗,并且需要经常清洁反应腔。
APCVD主要用来淀积二氧化硅和参杂的二氧化硅。
2)、LPCVD通常是在中等真空度下(约0.1-5托),反应温度一般为300-900℃,常规的氧化炉(卧式或立式的)以及多腔集成设备都可以应用于LPCVD中。
LPCVD的特点是反应压力低于APCVD,热壁反应需要周期性的维护去除反应腔内的颗粒。
LPCVD主要用来淀积二氧化硅,氮化硅,多晶硅等。
3)、SACVD在进行化学反应时,反应腔中的压力往往达到200托,甚至600托以上,所以被命名为次常压CVD。
4)、PECVD是通过使用等离子体能量来产生并维持DCVD反应。
PECVD的反应压力和LPCVD的压力是可以比拟的,因此,PECVD紧随着LPCV的发展而发展,不同的是PECVD的反应温度要远远低于LPCVD的反应温度,因此PECVD常用于后端铝线间薄膜的淀积。
5)、HDPCVD字如其名,高密度等离子体化学气相沉积是以高密度混合气体的形式,直接与反应腔内的硅片的表面接触,它是PECVD发展的高阶形式。
与其它DCVD制程技术相比,HDPCVD能够填充高深宽比间隙的薄膜,并且可以在300~400℃的低温条件下反应。
第2章HDPCVD的工艺原理
2.1CVD工艺概述
半导体加工其实是一个平面加工的过程,这一加工的过程其中就包含了在硅片表面生长不同膜层。
在硅片表面生长薄膜是通过淀积工艺可以完成的,DCVD成膜技术主用用于隔离绝缘介质层之间的膜。
伴随着晶圆加工向更高的芯片密度提高,特征尺寸减小到小于0.18μm,加工所用的材料和工艺也都有了显著的变化。
为了获得更好的电学性能,器件的各种参数都需要有一个同时同比例的缩小。
在如今的高阶的微芯片加工中,需要六层甚至以上层数的金属来做连接,在金属薄膜之间,需要淀积高级绝缘材料来提供充分的隔离保护。
与此同时,在每块芯片上都具有数以百亿计的在金属层硅器件之间的电连接。
因此,在半导体加工中,淀积可靠的薄膜材料是至关重要的。
经过几十年的发展,CVD俨然已经成为半导体制程中,最重要且主要的薄膜淀积工艺。
但凡所有芯片元件所需要的薄膜材料,不论是导体,半导体,或是介电材料(Dielectrics),都可以由CVD工艺来进行配制。
因为CVD是借反应气体见的化学反应来产生所需要的薄膜的,因此,以此法所制作的薄膜材料,其结晶性(Crystallinity)和理想配比(Stoichiometry)等与材质本身特性相关的一些特性,CVD工艺将优于溅镀法。
所以在先进的半导体制程上,除了某些金属材料因特殊原因还使用溅镀法之外,其他所有薄膜材料都是以CVD法来配制。
主要的介电材料有
,
,PSG(磷硅玻璃)及BPSG(硼磷硅玻璃),导体有多晶等。
化学气相淀积是通过其他混合的化学反应咋硅片表面淀积一层固体膜的工艺。
硅片表面及其领进的区域被加热来向反应系统提供附加的能量。
化学气相淀积的基本方面包括:
1、产生化学变化,这可以通过化学反应或是热分解(称为高温分解)
2、膜中所有的材料物质都源于外部的源
3、化学气相淀积工艺中的反应物必须以气相形式参加反应。
2.2CVD的工艺原理
化学气相淀积过程有5种基本的化学反应:
1、高温分解:
通常在无氧的条件下,通过加热化合物分解(化学键断裂);
2、光分解:
利用辐射式化合物的化学键断裂
3、还原反应:
反应物分钟和氢发生的反应
4、氧化反应:
反应物原子或分子和氧发生的反应
5、氧化还原反应:
反应3和4的组合,反应形成两种新的化合物
化学气相淀积工艺发生于硅片表面或者是非常接近硅片表面的区域,这是一种称之为异类反应的过程(也叫表面催化)。
相对的,某些反应会在硅片表面上方较高区域发生,称之为同类反应。
因为同类反应生成物会形成束状物而导致反应物粘附性差、低密度和高缺陷,因此是需要避免的。
因而,在化学气相淀积工艺中,需要实现异类反应来淀积生成高质量的膜。
化学气相淀积工艺需要满足三个挥发性标准条件:
1)、在淀积温度下,反应剂膜先驱物粘附需要具有高的蒸汽压,使得反应剂以合理的速度引入反应腔室;2)、除淀积物质以外,其他反应产物必须是挥发性的;3)、淀积物本身需要具备足够低的蒸气压,使在反应过程中的淀积物能够留在加热基片上。
基本的化学气相淀积反应包含八个步骤,以解释其反应机制。
步骤总结如图2-1所示:
图2-1CVD传输和反应步骤图
这八个反应步骤总结如下:
1)、气体传输至淀积反应区域:
反应气体从反应腔入口区域流动到硅片表面的淀积区;
2)、膜反应先驱物的形成:
气相反应导致膜先驱物(将组成膜最初的原子和分子)和副产物的形成;
3)、膜先驱物附着在硅片表面:
大量的膜先驱物输运到硅片表面;
4)、膜先驱物粘附在硅片表面;
5)、膜先驱物扩散:
膜先驱物向膜生长区域的表面扩散;
6)、表面反应:
表面化学反应导致膜淀积和副产物的生成;
7)、副产物从表面移除:
吸附(移除)表面反应的副产物;
8)、副产物从反应腔移除:
反应的副产物从淀积区域随气流流动到反应腔出口排出。
发生在淀积过程中的化学键合是为吸附反应,吸附反应使得气态的原子或分子以化学方式粘附着于固态的硅片表面。
反之,解吸附作用就是从硅片表面移除出反应生成的副产物。
在化学气相反应中,通常会有些称为先驱物的中间反应,这会形成一种并不包含原始气体成分的气体种类。
在化学气相淀积过程中,气体先驱传输至硅片表面进行吸附作用和反应。
CVD工艺的特点是:
1)、淀积薄膜时反应温度低,薄膜成份与厚度容易掌控;
2)、薄膜均匀性、重复性好,台阶覆盖能力优良;
3)、设备和操作相对简单,灵活性较强,能制备各种单一或复合涂层;
4)、几乎可以淀积所有符合VLSI要求的任何薄膜,因此应用广泛。
2.3PECVD工艺原理
等离子体增强CVD一般在真空腔中进行,如图2-2所示
图2-2PCVD反应腔结构示意图
图2-2中,硅片被放置在反应腔里的加热器上,上施加电极射频功率,当源气体流过反应腔时就会产生等离子体。
多余的气体和反应副产物通过粗抽泵抽走。
PECVD是非常典型的冷壁等离子体反应工艺,硅片被加热到较高温度而其他部分没有被加热。
需要控制淀积的相关参数以保证温度梯度不会影响最终生成膜厚度的均匀性。
PECVD制备的薄膜主要有二氧化硅,氮化硅(
),氮氧化硅等等。
2.4高密度等离子体CVD(HDPCVD)
等离子体辅助CVD的一个最新发展是高密度等离子体CVD(HDPCVD)。
这种淀积方法在20世纪90年代中期被先进的硅片工厂广泛的采用。
正如HDPCVD的名字所言,等离子体在低压下以高密度混合气体的形式直接接触到反应腔中的硅片表面。
它的主要优点是可以在300-400度较低的淀积温度下,制备出能够填充高深宽比间隙的膜。
HDPCVD最初是用来制作ILD,后来也用来淀积ILD-1,浅槽隔离,刻蚀终止层以及低K介质的淀积。
HDPCVD反应包含两种或多种气体参与的化学反应。
对于淀积ILD氧化层,
经常与含硅气体(
或TEOS)混合,并伴有Ar气体。
为了形成高密度等离子体,需要有激发混合气体的RF源或微波频率(2.45GHz),并直接是高密度的等离子体到达硅片表面。
有几种高密度等离子体源、电子回旋共振(ECR)、感应耦合等离子体(ICP)以及Helicon。
硅片偏置和加热负荷
RF偏置(1500W-300W)施加于硅片,推动高能离子脱离等离子体并直接接到硅片表面。
偏置的作用是给高能离子定“方向”。
高密度等离子体离子密度可高达10E11-10E12个离子没立方厘米(20-10mtorr)。
高的等离子体密度以及硅片偏置产生的方向,是HDPCVD能够淀积得到的膜可以填充深宽比为3:
1到4:
1甚至更高的间隙。
应用HDPCVD的诸多挑战不仅与等离子源的性质相关,海域反应腔的设计细节有关,这些设计要保证高产量芯片制造的工艺。
一个特殊的问题是高密度等离子体会增加硅片的热负荷,2000W的RF偏置可以在硅片表面产生的功率密度大约为6瓦/平方厘米。
这会导致很高的芯片温度。
然而,ILD必须在400度低温下进行以避免损伤金属铝;另外,高的热负荷会导致硅片的热应力。
这个温度的限制要求对硅片进行降温,采取的方法是从入口处到静电卡盘(ESC)通入He气,从而在硅片与ESC之间形成一个热的传导通路,降低了硅片和卡盘的温度。
同步淀积和刻蚀
HDPCVD工艺实用同步淀积和刻蚀作用,它是用介质材料填充高深宽比的间隙并且无空洞形成的基础。
这称为淀积刻蚀比(D:
E),对于HDPCVD来说典型的值为3:
1.这个比值的意思是,淀积的速率(例如淀积材料的速率)是刻蚀速率的三倍。
增加该比值会增加淀积速率从而提高硅片产量,但如果比值过高,就会由于间隙没有完全填充而形成空洞。
HDPCVD工艺的五个步骤
1)、离子诱导淀积:
指离子被托出等离子体并淀积形成间隙填充的现象;其通过打破表面的键形成的反应区。
2)、溅射刻蚀:
具有一定能量的Ar和因为硅片偏置被吸引到薄膜的反应离子轰击表面并刻蚀原子;
3)、再次淀积:
原子从间隙的底部被剥离,通常会再次淀积到侧壁上;这对于间隙侧壁和底部厚度的一致性来说很重要。
4)、热中性CVD:
这对热能驱动的一些淀积反应有很小的贡献;
5)、反射:
离子反射出侧壁,然后淀积,是另一种贡献。
图2-3 淀积-刻蚀-淀积工艺流程示意图
同步淀积和刻蚀是等离子体方向性的有利于的副产物,这个是方向性是在HDPCVD反应里
和Ar混合气体产生的。
对于用和
和
反应淀积
来说,Ar的作用是通过溅射作用移除淀积物质。
影响淀积-刻蚀速率比的因素包括:
和Ar比值、反应腔压强、离子能量和硅片上的RF偏置。
低压对于减少平均自由程很重要,平均自由程的减少意味着减少碰撞并使等离子体获得好的方向性。
对于在HDPCVD中可接受的淀积速率和硅片产量,需要有高的气流速率。
硅片直接位于高速涡轮泵的出口处。
在实际应用中,HDPCVD有时作为三步介质填充间隙的第一步。
高深宽比(大于3:
1)的间隙用HDPCVD填充,然后进行常规密度PECVD淀积层“盖膜”,这层“盖膜”经过CMP进行平坦化。
平坦化可以在金属导线上获得光滑且厚道均匀的介质层。
图2-4在涡轮泵出口放置硅片的HDPCVD
2.5HDPCVD的反应腔及主要反应过程
图2-5是应用材料公司的HDPCVD反应腔示意图。
等离子体在低压条件下以高密度混合气体的状态直接接触到反应腔中硅片表面。
图2-5HDPCVD反应腔示意图
为了形成制程所需要的高密度等离子体,应用材料公司设计了一个用于激发混合气体的射频(RF)源,它能够使得流入反应腔的气体被解离成高密度等离子体,进而被传输至硅片表面进行化学反应。
在HDPCVD工艺反应腔室中,射频RF源主要是由电感耦合等离子体反应器来解离气体来产生高密度的等离子体的。
主要工作原理是:
当射频电流通过反应腔体顶部线圈(coil)时会产生一个交流且随时间变化的电场和磁场,如图2-6所示。
电感耦合型电场能够使气体离子化,并能加速电子。
由于感应电场的方向是回旋型的,因此电子也会随着电场方向回旋加速,使得电子因回旋而能够运动很长的距离而不会碰到反应腔内壁或电极,这样就能在低压状态(几个mt)下制造出高密度的等离子体。
图2-6 电感耦合等离子反应器(ICP)工作原理示意图
此外为了给反应腔中的高能离子定方向,还需要额外增加一个偏置射频,偏压射频(BiasRF)就是在淀积过程中通过静电吸盘被施加于硅片上,推动和吸引高能离子脱离等离子体而直接作用到硅片表面,另一方面,偏压也能控制离子的轰击能量,即能够控制刻蚀速率。
在HDPCVD反应腔中,等离子体离子密度可达10E11-10E12/立方厘米(2-10mT)。
由于如此高的等离子体密度加上硅片偏压产生的方向,使HDPCVD可以填充深宽比为4:
1甚至更高的间隙。
在HDPCVD反应腔中高密度等离子体轰击硅片表面会产生很高的硅片温度,然而HDPCVD工艺的重要应用之一金属层间绝缘层(Inter-Metal-Dielectric)由于金属熔点的限制,制程需要在400℃低温下进行反应,否则过高的热量会对金属造成伤害。
另外,高的热负荷也会引起硅片不必要的热应力。
因此需要对硅片进行降温显得尤为必要,在HDPCVD反应腔室中是由静电卡盘(ElectrostaticChuck)和背面氦气冷却系统共同在硅片和卡盘之间形成一个热传导通路,从而来降低硅片和卡盘温度的。
HDPCVD工艺的反应包含两种或两种以上气体参与的化学反应。
根据淀积的绝缘介质掺杂的种类,常见的有以下几种,见公式2.6-2.8:
非掺杂硅(酸盐)玻璃USG:
+
+
->
+挥发物(公式2.6)
氟硅盐酸玻璃FSG:
+
+
+
->
+挥发物(公式2.7)
磷硅盐酸玻璃PSG:
+
+
+
->
+挥发物(公式2.8)
2.6HDPCVD工艺的重要指标-淀积刻蚀比
如上所述,HDPCVD工艺诞生目的就是为了间隙填充,如何选择合适的工艺参数来达到可靠无孔的间隙填充就成为至关重要的因素。
在半导体业界,淀积刻蚀比(DSratio)被普遍采用作为衡量HDPCVD工艺填孔能力的指标。
见公式2.9,淀积刻蚀比的定义是:
淀积刻蚀比=总淀积速率/刻蚀速率=(净淀积速率+刻蚀速率)/刻蚀速率(公式2.9)
上述的总淀积速率是指在假定没有刻蚀的情况下的总淀积速率,而净淀积速率是指在淀积和刻蚀一起进行的过程中(同步淀积和刻蚀)的淀积速率。
在整个淀积过程中始终保持间隙的顶部开放而使得反应物能进入间隙从底部开始填充是实现对间隙的无孔填充的理想条件,换而言之,我们希望得到的是在间隙的拐角处净淀积速率为零,也就是淀积刻蚀比为1的条件。
一方面,对于一个固定的深宽间隙来说,由于HDPCVD工艺技术一般是以硅烷作为绝缘介质中硅物质的制程气体,而硅烷在化学解离产生时的等离子体对硅片表面具有很强的化学吸附作用,从而导致在间隙的各个部位,总淀积速率也会有所不同,一般情况下,在间隙底部和顶部的总淀积速率总是小于间隙拐角处的总淀积速率。
另一方面,刻蚀速率与溅射离子相对于间隙表面入射角的不同而不同,实验表明,当溅射离子相对于间隙表面入射角在45°到70°之间时,刻蚀速率达到最大值。
换言之刻蚀速率在间隙拐角处为最大。
一种情况是,在间隙拐角处的淀积刻蚀比如果远大于1,也就是淀积大于刻蚀,间隙的顶部就会由于缺乏足够的刻蚀而迅速关闭,从而在间隙内就会形成钥匙孔,反之,如果间隙拐角处的淀积刻蚀比小于1,也就是淀积小于刻蚀,那么间隙拐角处就会被过度刻蚀会产生”剪断”效应,从而破坏绝缘介质下的金属层或抗反射涂层,严重者会导致漏电流和器件的失效。
图2-8即是HDPCVD工艺在上述三种典型淀积刻蚀比下:
图2-7三种典型淀积刻蚀比下间隙填充示意图
第3章HDPCVD技术的应用
3.1HDPCVD工艺在半导体制造中的应用
伴随着晶圆加工向更高的芯片密度提高,特征尺寸减小到小于0.18μm,加工所用的材料和工艺也有了显著的变化。
为了获得良好的电学性能,器件的各种参数都需要有一个同时的等比例缩小。
在如今的高阶的微芯片加工中,需要六层甚至以上层数的金属来做连接,在金属薄膜之间,需要淀积高级绝缘材料来提供充分的隔离保护。
图3-10.18umlogic芯片很切面示意图
以0.18μmLogic工艺为例来看,在前段制程中,HDP用于填充浅槽隔离(Shallow-Trench-Isolation,STI)。
后段制程中,HDP用于填充金属层间绝缘层(Inter-Metal-Dielectric,IMD),以及最后的钝化层(PassivationLayer)中,用于氮化硅与金属之间的缓冲层等等。
3.2半导体制造对HDP的工艺要求
选用HDP工艺目的就是得到良好的无间隙填充的绝缘薄膜。
首先,在前段工艺中,用于填充浅槽隔离的HDP需要严格控制淀积刻蚀比,否则不能再间隙未充分淀积即闭合,留下空洞,这种情况伴随着特征尺寸的不断缩小、深宽比持续变大而有所恶化。
空洞一方面导致介质的绝缘性丧失而产生不需要的电流,另一方面制程气体残留于空洞内会引起后续制程出现问题。
其次是后段工艺中对电浆的控制,防止金属连线在高温熔融或失效。
3.3HDPCVD工艺中对薄膜质量的测量参数
1)、厚度(Thickness)
厚度是CVD薄膜的一个重要参数,包括均值(Mean),均方差(StandardDeciation)和均匀性(Uniformity)。
一般采用KLA-tencor公司的F5X进行测试9点或者49点;均值是所测试9点厚度的平均值;而均匀性测试9点厚度的间差于平均值的百分比,具体的测试点分布如下图:
图3-2 膜厚度测试点分布示意图
计算方法均值(式3.1):
(公式3.1)
其中
,
...
为各测试点的分布值均方差:
(公式3.2)
均匀性:
Uniformity=(Xmax-Xmin)/2x
2)折射系数
能够表征薄膜光学性质的一个重要参数是折射率和吸收系数,其中折射率也可以进一步反映膜中的成分及化学键情况。
一般测试折射率使用的是KLA-tencor公司的F5X进行测试。
折射系数测试原理如图:
图测试原理及计算方法:
图3-4给出了大多数介电薄膜的折射率分布范围。
从图可知,薄膜里的硅含量越高,折射率越大,繁殖,折射率越小。
图3-4介电薄膜折射率分布范围
3)、氟的含量F(%)
衡量氟硅玻璃的一个重要参数是氟的含量,它直接影响到氟硅玻璃的介电常数和其他特性。
一般采用FTIR对Si-F键进行分析和确定。
4)、湿法刻蚀速率
表征于理想化学配比的接近程度、晶格结构的完整程度的一个重要参数是刻蚀速率。
通常的PEOxide,PEFSG,HDPSG都需要通过监测湿法刻蚀速率来保证薄膜的性质基本稳定,本文使用的是HF计算薄膜湿法刻蚀速率:
Wetechrate=(Thickbeforewetetch-Thickbeforewetetch)/Wetetchtime
5)、应力
应力度硅片制程影响非常大,叠层结构的应力匹配问题,硅片弯曲度对受热的影响都与应力有关,严重时会导致碎片。
应力包括压应力和张应力两种。
压应力是负的,张应力是正的,一般是采用KLA公司的FLX-5400进行应力测量。
原理是通过测量薄膜厚度得到有关为t
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- HDPCVD 技术 应用 设备 维护 资料