扬州大学数电课程设计.docx

扬州大学数电课程设计.docx

《扬州大学数电课程设计.docx》由会员分享，可在线阅读，更多相关《扬州大学数电课程设计.docx（26页珍藏版）》请在冰豆网上搜索。

扬州大学数电课程设计

扬州大学能源与动力工程学院

本科生课程设计

题目：

彩灯控制系统

课程：

数字电子技术基础

专业：

电气工程及其自动化

班级：

电气1002

学号：

1016...............

姓名：

0000

指导教师：

郑洁

完成日期：

2012年5月30号

总目录

第一部分：

任务书

第二部分：

课程设计报告

第一部分

任

务

书

一、课程设计的目的

本课程是在学完《数字电子技术基础》、《数字电子技术实验》之后，集中两周时间，进行的复杂程度较高、综合性较强的设计课题的实做训练。

主要包括：

方案论证、系统电路分析、单元功能电路设计、元器件选择、安装调试、计算机辅助设计、系统综合调试与总结等。

使学生在《数字电子技术》基本知识、实践能力和综合素质、创新意识、水平诸方面得到全面提高，为后续课程的学习，为培养应用型工程技术人才打下重要基础。

通过本课程设计可培养和提高学生的科研素质、工程意识和创新精神。

真正实现了理论和实际动手能力相结合的教学改革要求。

二、课程设计的要求

1、加强对电子技术电路的理解，学会查寻资料、方案比较，以及设计计算等环节，进一步提高分析解决实际问题的能力。

2、独立开展电路实验，锻炼分析、解决电子电路问题的实际本领，真正实现由知识向技能的转化。

3、独立书写课程设计报告，报告应能正确反映设计思路和原理，反映安装、调试中解决各种问题。

三、课程设计进度安排

1、方案设计；（一天）

根据设计任务书给定的技术指导和条件，进行调查研究、查阅参考文献，进行反复比较和可行性论证，确定出方案电路，画出主要单元电路，数据通道，输入、输出及重要控制信号概貌的框图。

2、学习EDA开发工具：

（半天）

学习MUXPLUS开发工具，学习CPLD器件的开发方法。

3、各单元电路设计：

（一天半）

根据方案设计框图，用原理图法或者VHDL语言设计个单元模块，并进行仿真测试。

4、用ToptoDown的方法完成系统顶层原理图的设计：

（1天）

用ToptoDown的方法完成系统顶层原理图的设计，并进行系统整体功能的仿真。

5、电路制作：

（半天）

熟悉试验系统，完成对CPLD器件的编程下载，根据设计的电路完成硬件电路的搭接，调试实验。

6、总结鉴定：

（半天）

考核样机是否全面达到现定的技术指标，能否长期可靠地工作，并写出设计总结报告。

四、设计课题

彩灯控制系统

（1）、控制灯具组数为8组；

（2）、控制灯具花色方案8种（自定）；

（3）、灯具扫描速度按频率为1HZ、2HZ、4HZ、8HZ可调，每完成一次大循环可自动也可手动改变扫描速度，任意时刻手动改变扫描速度；

（4）要求有使能控制和系统清零功能。

五、设计要求

1、用可编程器件（FPGA/CPLD）设计出所要求的电路；

2、在EDA编程实验箱上编程、调试出所设计的电路。

3、写出设计、调试、总结报告。

六、使用仪器设备

1、稳压电源（±5V，±15V）；

2、实验电路箱；

3、低频信号发生器；

4、示波器

5、PC机（装有MAX+PLUSII软件）；

6、YDND1型数字电子综合实验系统等。

七、参考文献

1、“模拟电子技术基础”和“数字电子技术基础”教材；

2、有关“电子技术课程设计指导书”；

3、“集成电路特性应用手册”；

7、EDA技术使用教程

8、其他。

八、设计总结报告主要内容

1、任务及要求；

2、系统整体框图及方案特点；

3、可编程器件概述；

4、各单元模块的设计（原理图设计或者VHDL程序设计）及仿真结果说明（应结合系统整体框图写）；

5、顶层原理图的设计及说明；

6、顶层原理图的仿真结果及说明；

7、CPLD器件的编程下载；

8、硬件电路的实现；

9、实验结果分析（给出必要的波形，进行测量精度和误差分析）；

10、设计、调试中出现问题的解决；

10、改进意见及收获体会等。

第二部分

课

程

设

计

报

告

1设计任务及要求…………….………………………………………….….….（9）

2系统总体设计方案………………………………………….…………...….（9）

2.1总体设计方案…………………………………………..….……...……...….….…（9）

2.2方案特点…………………………………………….……........….…...………..…（9）

3可编程逻辑器件概述…………………………………...…….……………（10）

3.1可编程逻辑器件基本原理………………………………………………………（10）

3.2CPLD器件EPM7128简介………………………………………………………（10）

3.3可编程器件开发方法……………………………………………………………（10）

4分频器………………………............................................…………………（10）

4.1模块符号及说明…………………….......………………..………..……………..（10）

4.2原理图（VHDL程序）介绍…………...........………………………………..（10）

4.3功能仿真…………………………………….…..…………………………..（11）

5四选一数据选择器………………………...….....................………………（12）

5.1模块符号及说明………………………........…………….....……..……………..（12）

5.2原理图（VHDL程序）介绍………...….……………........…………………..（12）

5.3功能仿真……………………….……………….....................………………..（12）

6六十四进制计数器………………………........................…………………（13）

6.1模块符号及说明…………………………….......………..………..……………..（13）

6.2原理图（VHDL程序）介绍………….……………….............………………..（13）

6.3功能仿真……………………….……….....................………………………..（13）

7彩灯控制器………………………...……….................................…………（14）

7.1模块符号及说明……………………….......……………..………..……………..（14）

7.2原理图（VHDL程序）介绍………….…............……………………………..（14）

7.3功能仿真……………………….……….....................………………………..（16）

8五进制全加器………………………..................................………………...（16）

8.1模块符号及说明……………………….……………..………..….....…………..（16）

8.2原理图（VHDL程序）介绍………….…………………...........……………..（16）

8.3功能仿真……………………….………………………...............…….....…..（17）

9四进制全加器………………………...……….............................…………（17）

9.1模块符号及说明…………………………………......…..………..……………..（17）

9.2原理图（VHDL程序）介绍………….………...........………………………..（17）

9.3功能仿真……………………….……………….....................………………..（17）

10功能选择器………………………...…………..............................………（18）

10.1模块符号及说明……………………………………..……….....……………..（18）

10.2原理图（VHDL程序）介绍………….………….……………………............（18）

10.3功能仿真………………………..........………………………………..........（19）

11二四译码器………………………...........................…………………........（19）

11.1模块符号及说明…………………………………..………..…………........…..（19）

11.2原理图（VHDL程序）介绍………….……………………….........………..（19）

11.3功能仿真……………………….……….........………………….........……..（19）

12系统整体电路设计………………………..............……........……………（20）

12.1原理图（VHDL程序）介绍………….…………………........……………..（20）

12.2功能仿真……………………….……….............……….........……………..（20）

13系统硬件电路实现………………………..............………........…………（21）

13.1电路搭接………………………………….......…..………..….........…………..（21）

13.2编程下载……………………….….........……………….........……………..（21）

13.3功能测试……………………….….........……………….........……………..（22）

14改进意见及收获体会………………………………...…………………..（22）

15器件明细清单…………………………………………...…………..……（23）

参考文献……………………………………….……………………….…….（23）

1设计任务及其要求

1.1设计任务

彩灯控制系统

（1）、控制灯具组数为8组；

（2）、控制灯具花色方案8种（自定）；

（3）、灯具扫描速度按频率为1HZ、2HZ、4HZ、8HZ可调，每完成一次大循环可自动也可手动改变扫描速度，任意时刻手动改变扫描速度；

（4）、应有五种工作模式的数码显示；

（5）、控制端不超过一个。

2系统总体设计方案

2.1总体设计方案

2.2方案特点

首先由于实验室本身提供8HZ，所以通过分频电路获得4HZ,2HZ和1HZ信号；通过四选一的选频结果Y输入到64进制计数器；64进制计数器从000000到111111，每个数都将输入到下一个彩灯控制器中，使得每一个数都控制8个灯的亮暗；每当64进制计数器完成一次循环时给出一个进位信号到功能选择；控制端信号输入到五进制加法器中，将需要的模式传给功能选择器；四进制加法器则是不断的进行四种频率的变化；将选择功能器中的选择信号输给二四译码器，通过外接电路的方法可以使数码管显示当前的工作状态。

3可编程逻辑器件概述

3.1可编程逻辑器件基本原理

　PLD是做为一种通用集成电路产生的，他的逻辑功能按照用户对器件编程来确定。

一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。

这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。

3.2CPLD器件EPM7128简介

简介

　　EPM7128是可编程的大规模逻辑器件，为ALTERA公司的MAX7000系列产品，具有高阻抗、电可擦等特点，可用门单元为2500个，管脚间最大延迟为5ns，工作电压为+5V。

基本参数

可编程逻辑类型：

PLD　　逻辑芯片功能：

ProgrammableISP　　逻辑芯片基本号：

7128　　输入/输出线数：

84　　宏单元数：

128　　频率：

95.2MHz　　输入/输出接口标准：

TTL,CMOS　　电源电压最小：

3V　　电源电压最大：

3.6V　　封装类型：

TQFP　　工作温度范围：

0°Cto+85°C　　SVHC（高度关注物质）：

Cobaltdichloride　　IC标号：

7128　　传播延迟时间：

10ns　　器件标号：

7128　　封装类型：

剥式　　电源电压：

3.3V　　表面安装器件：

表面安装　　输入数：

84　　逻辑功能号：

7128　　针脚数：

100　　门电路数：

2500

3.3可编程器件开发方法

用于PLD编程的开发系统由软件和硬件两部分组成。

硬件包括计算机和专门的编程器，软件部分包括各种编程软件，如：

Altera公司提供的MAX+PLUSⅡ/QuartusⅡ、Lattic公司提供的ispEXPERT、由Xinlinx公司提供的Founddation...

4分频器

4.1模块符号及功能说明

该分频器具有1分频，2分频，4分频,8分频的功能

4.2VHDL程序介绍

二分频程序

libraryieee;

useieee.std_logic_1164.all;

entityFreDevideris

port（Clock:

instd_logic;

Clkout:

outstd_logic）;end;

architecturebehaviorofFreDevideris

signalClk:

std_logic;

begin

process（Clock）

begin

ifrising_edge（Clock）then

Clk<=notClk;

endif;

endprocess;

Clkout<=Clk;

end;

生成模块：

四分频生成：

4.3功能仿真

5四选一数据选择器

5.1模块符号及说明

A0，A1为控制输入端，D0，D1，D2，D3为数据输入端。

5.2VHDL程序介绍

libraryieee;

useieee.std_logic_1164.all;

entitydmux41isport

（a1,a0,d0,d1,d2,d3:

inBIT;

y:

outBIT）;

enddmux41;

architecturecondofdmux41is

begin

Y<=d0WHENa1='0'ANDa0='0'ELSE

d1WHENa1='0'ANDa0='1'ELSE

d2WHENa1='1'ANDa0='0'ELSE

d3;

endcond;

5.3功能仿真

6六十四进制计数器

6.1模块符号及说明

6.2VHDL程序介绍

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYLIUSIWEIIS

PORT（CLK:

INSTD_LOGIC;

CQ:

OUTSTD_LOGIC_VECTOR（5DOWNTO0）;

COUT:

OUTSTD_LOGIC）;

ENDLIUSIWEI;

ARCHITECTUREbehavOFLIUSIWEIIS

signalCQI:

STD_LOGIC_VECTOR（5DOWNTO0）;

BEGIN

PROCESS（CLK）

BEGIN

IFCLK'EVENTANDCLK='1'THEN

IFCQI="111111"THENcout<='1';

ELSEcout<='0';

ENDIF;

CQI<=CQI+1;

ENDIF;

CQ<=CQI;

ENDPROCESS;

ENDbehav;

6.3功能仿真

7彩灯控制器

7.1模块符号及说明

7.2VHDL程序介绍

LIBRARYieee;

useieee.std_logic_1164.all;

ENTITYyimaqiIS

PORT（q:

instd_logic_vector（5downto0）;

l:

outstd_logic_vector（7downto0））;

ENDyimaqi;

architecturebehaveofyimaqiis

begin

process（q）

begin

caseqis

when"000000"=>l<="10000000";

when"000001"=>l<="01000000";

when"000010"=>l<="00100000";

when"000011"=>l<="00010000";

when"000100"=>l<="00001000";

when"000101"=>l<="00000100";

when"000110"=>l<="00000010";

when"000111"=>l<="00000001";

when"001000"=>l<="00000000";

when"001001"=>l<="00011000";

when"001010"=>l<="00111100";

when"001011"=>l<="01111110";

when"001100"=>l<="11111111";

when"001101"=>l<="01111110";

when"001110"=>l<="00111100";

when"001111"=>l<="00011000";

when"010000"=>l<="00000000";

when"010001"=>l<="10000001";

when"010010"=>l<="10011001";

when"010011"=>l<="10111101";

when"010100"=>l<="11111111";

when"010101"=>l<="10111101";

when"010110"=>l<="10011001";

when"010111"=>l<="10000001";

when"011000"=>l<="10001000";

when"011001"=>l<="11001100";

when"011010"=>l<="11101110";

when"011011"=>l<="11111111";

when"011100"=>l<="01110111";

when"011101"=>l<="00110011";

when"011110"=>l<="00010001";

when"011111"=>l<="00000000";

when"100000"=>l<="00011000";

when"100001"=>l<="00100100";

when"100010"=>l<="01000010";

when"100011"=>l<="10000001";

when"100100"=>l<="01000010";

when"100101"=>l<="00100100";

when"100110"=>l<="00011000";

when"100111"=>l<="11111111";

when"101000"=>l<="00000000";

when"101001"=>l<="11000011";

when"101010"=>l<="10100101";

when"101011"=>l<="10011001";

when"101100"=>l<="10100101";

when"101101"=>l<="11000011";

when"101110"=>l<="01100110";

when"101111"=>l<="00111100";

when"110000"=>l<="10000001";

when"110001"=>l<="11000000";

when"110010"=>l<="01100000";

when"110011"=>l<="00110000";

when"110100"=>l<="00011000";

when"110101"=>l<="00001100";

when"110110"=>l<="00000110";

when"110111"=>l<="00000011";

when"111000"=>l<="00011000";

when"111001"=>l<="00100100";

when"111010"=>l<="01000010";

when"111011"=>l<="10000001";

when"111100"=>l<="11000011";

when"111101"=>l<="11011011";

when"111110"=>l<="11111111";

when"111111"=>l<="00000000";

whenothers=>l<="00000000";

endcase;

endprocess;

endbehave;

7.3功能仿真

8五进制全加器

8.1模块符号及说明

8.2原理图

8.3功能仿真

9四进制全加器

9.1模块符号及说明

9.2原理图

9.3功能仿真

10功能选择器

10.1符号及其说明

10.2VHDL程序介绍

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_unsigned.all;

entityxuanzeis

port

（Q3,Q2,Q1,A1,A0:

instd_logic;

B2,B1:

outstd_logic）;

endxuanze;

architecturebehaveofxuanzeis

BEGIN

process（Q3,Q2,Q1）

BEGIN

IF（Q3='0'）THENB2<=Q2;B1<=Q1;

ELSIF（Q3='1'）THENB2<=A1;B1<=A0;

ENDIF;

ENDPROCESS;

endbehave;

10.3功能仿真

11二四译码器

11.1符号及其说明

11.2原理图

11.3功能仿真

12系统整体电路设计

12.1原理图介绍

12.2实验仿真

13系统硬件电路实现

13.1电路搭接

13.2编程下载

13.3.3功能测试

符合设计要求:

1.按下脉冲信号可改变频率一次为1hz，2hz，4hz，8hz和自动共五种模式；

2.自动模式时，一个大循环过后可自动改变到下一个频率继续循环；

3.手动调到固定频率