74LS194左右移位寄存器.docx

74LS194左右移位寄存器.docx

《74LS194左右移位寄存器.docx》由会员分享，可在线阅读，更多相关《74LS194左右移位寄存器.docx（10页珍藏版）》请在冰豆网上搜索。

74LS194左右移位寄存器

4位移位存放器仿真

二、实脸原理

L.移乜存放爲足…个具有移位功能的存放器卜是指存放孫中所存的代码能翦在

移位脉冲的惟用下依次左移或右移。

既能左移又能右移的称为双向移乜存放器，

只霜耍改变左、右移笊控制信号皎可实现双向移空耍求•根据移位存放器存取信

息的方式不同分为：

串入串出“串入并出、井入串岀、并入并出四种形式.

本实验选用的4位双向通用移位帝存器71I.SI94,其逻辑符号聲引脚捋列如

图1所示。

其中彳、吕、C.D为并行输入端「Q、、心、@为井行输出

端.为右移由行輪入端’£〕賣为左移串行输入第：

和呈为换作損式控舸靖.

页为直接异步清零端，QP为时钟脉冲输入端°

7

即井行送数奇存?

右移〔方向由0L,-Q.〕>

左移〔方向由保持及清零,碁鼻和阪瑞的挾划作用如表一.

其中，D3、D2、Di、Do为并行输入端；Q3、Q2、Qi、Qo为并行输出端；Sr为右移串行输入端；Sl为左移串行输入端；Si、So为操作模式控制端；CR为直接无条件清零端;CP为时钟脉冲输入端。

74LS194有5种不同操作模式：

并行送数存放；右移〔方向由Q3tQo〕;左移〔方向由QotQ3〕;保持及清零。

Si、So和CR端的控制作用如表

所示。

表3.10.1:

输入

输出

功能说明

CLR

CLK

S1So

SLSR

QA1

QB1

qC1

qD1

o

X

XX

XX

o

o

o

o

异步清o

1

f

o1

xo

o

QA

QB

qc

右移

1

f

o1

X1

1

QA

QB

qC

右移

1

1o

oX

qB

QC1

qD

o

左移

1

f

1o

1X

qB

QC

QD

1

左移

1

f

11

XX

A

B

C

D

并行输入

1

00

XX

QA

qB

—n

Qc

qD

保持

移位存放器应用很广，可构成移位存放器型计数器；顺序脉冲发生器；串行累加器；可

用作数据转换，即把串行数据转换为并行数据，或并行数据转换为串行数据等。

把移位存放器的输出反应到它的串行输入端，就可进行循环移位，如图所示。

把输出端Qo和右移串行输入端Sr相连接，设初始状态Q3Q2QiQo=1000，那么在时钟脉冲

作用下，Q3Q2Q1Q0将依次变为0100T0010T0001T1000宀……，可见，它是一个具有

四个有效状态的计数器，这种类型的计数器通常称为环形计数器。

图电路可以由各

个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

fQ3j*Q2

❖Q1

Q0

Sr

b

4位右移存放器

厂

CP

S1

S。

图

四、实验室操作实验内容：

1.逻辑功能验证

移位存放器〔1〕将两块74LS74集成片插入IC空插座中，按图41〔a〕连线，接成左移移位存放器。

接好电源即可开始实验。

先置数据0001,然后输入移位脉冲。

置数,即把Q、Q、Q、

Q置成0001,按动单次脉冲，移位存放器实现左移功能。

〔2〕按图42〔b〕连线，方法同〔1〕那么完成右移移位功能验证。

（a）左移移位

（b）右移移位

图41D触发器组成移位存放器的实验线路图

m.实验内容

1.测试74LS194的逻辑功能

徐"、S2.D甘D里、A.R、C.D分別接逻辑开关.@、Q-.

@接发光二极管，UF接单次肽冲，按表五所规定的输入状态逐项进行测试。

（1）去除*“梵它输入均为任意态丫这时存放器输岀a.Q-.幺应均为th去除后*SC7?

=】“

吃；迭数：

令Cff-S—S,—1.送入任惫4位1进制数,y^\ABCD^abcc・加

「P脉冲，观察CP=O.仲由0-kCPEtl1-0三种情况下奇存瞬输出状态的

变化.叛察奇存辭输出狀态变化是否灰生在匸尸咏冲的上升沿=

{3?

右移：

清零后，令Cfl=kS.=O,A\=l,rtl右移输入端门站送入二进制鲨

碍如OIW＜由CP端连续加寸个嗫冲*观察输出情况*记录之b

（4左移：

先淸爭或子宣.再令CR=1.S}=\.S:

=0,由左移输入端D呈送入二进制数码如1114连续加四个匚广脉冲，观寮输出端痔况*记录之’

倡〉保持=舒存器于置任意4位二进制数码£bal・再^CR=1,S}=S2=0,加

CFCP冲！

观褻寄花器输出状态.记录之，

（1）.并行输入：

参阅图，设计画出实验电路图，在THD-1型（或Dais-2B型）实验台上将实验

线路搭好。

根据74LS194功能表要求，进行并行输入实验，并填写表3.10.2。

（2）.动态保持：

根据74LS194功能表3.10.1“保持〞功能，观察单脉冲作用时输出端变化情况，并填

表。

（3）.左移功能：

将74LS194的QA端与Sl端相连。

先给QA~QD送数“0011〞，然后根据74LS194功能表3.10.1“左移〞功能要求（即Sl=0），观察当CP脉冲作用时输出端指示灯变化情况，并填写表3.10.4;再给Qa~Qd送数“1100〞，然后根据74LS194功能表3.10.1“左移〞功能要求（即Sl=1），观察当CP脉冲作用时输出端指示灯变化情况，并填写表3.10.5。

（4）.右移功能：

将74LS194的QD端与Sr端相连。

仿照左移功能步骤观察当CP脉冲作用时输出端指示

灯变化情况，并填写表3.10.6和表3.10.7。

状态转移表：

左，右

I.单向移位存放鑒

（IX右移存放器

上图是由4牛D绘坯器细戍的右向（由低僮到离位［移位侖样器逻饰申幽亂圏中齐社咬器的B接牲一起杵为祥忖脉冲控制端■数据典授低忡鯨贯器。

输入T前触发器恤出端和厉-触发耦D歸述按。

1•单向串行移位存放器

用D触发器组成的移位存放器

廿D产D,0乜、D2=Q；\D产Q；

仝驚'=D、Qj=@、0=0、旷熬

多位时钟脉冲

输入

现态

次态

说明

DjCP

auaq;

vqt'cr1

CDf

OtO»

Qf

0000

1000

1100

1110

為…0

CuCiX.00

dymTnCT）

连续输入

4个1

f

FF。

（

?

0

FFi

Qi

ff2

02

1

FF3

03

1

4

■

ID

—L—

ID

1

ID

1—0

D°=Q：

、XQ；、D2=Q^D,=Dt

输入

现态

次态

说明

DiCP

CoQl020

er*er+,q岁er'

©匸

©fOtqt

1Mt—O

—_oo

1ooo

oooo

00樺

0o

连续输入

4个1

Po

2•次冋甲仃楼位奇仔器

9循环移位存放器

Q1

Q2

—jz

■>

CP

Q3

Q4

经4个CP脉冲

循环一周

;r~ps

QIQ2Q3Q4S—0—0—0」

UAGKiMEKT

既具有串行输入又具有并行输入的移位存放器1T清0脉冲

cX

Di—DRQ

串行输、入数据匚

~r

DRQ

K=l

Q2

（»

Q3

DRQ

、s

'75~

R=fl

并行输

入脉冲

L」

JL

并行输

入脉冲

JL

Dl

yi=i

Trow

D1

01

1）2D3

并行输入数据

1）2

D3

下列图为74194的电路图:

并疔输入数据

BACK

设4包-进制数玛小止山占=1小1、抜稚位脉冲J.fl从岛住到佩位逖忖送到D端.很据D觥发器特■件方荐j'D.经馆一牛匚尸后.。

尸山・缙第「•个CPh〕FQ状态移入Fl.FOUA新戳吗U2,即芟咸Ql=d3,Qkdh代次爻抑・缰过4个匚卩關冲Q3=d3〞Q2=d2,Ql=dLQO<10,IN於右毬哥亦器狀态转换衣-

可见數码由低僅融发HS理位移入高悝触发器，采一牛右移寄弃器n

<2k左移存放SS

下列图用用触发器削威的左向〔由爲位向低位〕移位奋存器0

R为正Bt冲清畢林各鉅发fficptt在起ftkUte脉冲牡制端，最高圍艇

器薯携成DU发器，D端曲申行数码输入胳其余各尅发器也具D

登录

功能.界然.经过4个CT时4位数据全部存人寄心昙"上农览A.為曲

转换花

附：

四位双向移位存放器74LS194集成电路管脚排列图〔74LS00集成电路管脚排列图参

见Pl89图3213〕

VCC

冋15

QoQiQ

14

cpS1S0

74LS194

mi

CRSrDoD1D2D3SLGND