计算机组织与结构课件第4章存储系统组织与结构.ppt
- 文档编号:1246740
- 上传时间:2022-10-19
- 格式:PPT
- 页数:146
- 大小:2.02MB
计算机组织与结构课件第4章存储系统组织与结构.ppt
《计算机组织与结构课件第4章存储系统组织与结构.ppt》由会员分享,可在线阅读,更多相关《计算机组织与结构课件第4章存储系统组织与结构.ppt(146页珍藏版)》请在冰豆网上搜索。
第4章存储系统组织与结构,本章结构,4.1存储系统概述,存储器的组织存储器的分类存储器的分层结构,1.存储器的组织,从物理上讲,存储器是由具有一定记忆功能的物理器件构成的。
从逻辑上讲,存储器可以看成是由一个个存储单元构成的连续的地址空间。
如图4-1是存储器的逻辑组织结构图。
计算机CPU对存储器的操作主要有两种:
一是读,二是写。
所谓“读”,是指CPU将某个指定的存储单元的内容从存储器中取出,送入CPU或其它部件中处理;所谓“写”,是指CPU将其它某个部件中的数据写入到指定的存储单元。
CPU对存储器的读、写操作统称为CPU访存操作。
一般来讲,CPU与存储器之间的物理连接主要包括三组信号线:
地址线、数据线和控制线,如图4-2示。
CPU对存储器的读操作过程如下:
要访问的存储单元地址ARAR内容送地址总线CPU发出读命令READ存储单元内容读出至数据总线数据总线DR,CPU对存储器的写操作过程如下:
要访问的存储单元地址AR要写入的数据DRAR内容送地址总线DR内容送数据总线发出写命令WRITEDR中的内容写入存储单元,2.存储器的分类,按照存储器在计算机中的作用划分,主要包括计算机主存、计算机辅存和高速缓存。
主存(Memory)又称为计算机内存,就是冯诺依曼结构中的存储器,用于存储要执行的程序和处理的数据辅存(Storage)又称为计算机外存,在现代冯诺依曼机器中,程序在执行之前是以文件的方式存储在外存中,当要运行某程序时,由操作系统将该程序从外存调入内存中;高速缓存(Cache)是一种小容量、高速度的存储器,目前,在计算机的主板和CPU中均设置了高速缓存,设置高速缓存的目的是利用程序的局部性原理实现计算机的存储层次,提高CPU的访存速度,以匹配CPU和主存之间在速度上的差异。
按照存储器所使用的物理存储介质或材料划分,目前主流存储器主要有三种:
半导体存储器;磁介质存储器;光存储器。
在现代计算机中,半导体存储器主要用作计算机的主存,而磁介质存储器和光存储器则用作计算机辅存。
按照存储器的读写功能划分,主要有两种:
一是随机存取存储器RAM,可以对存储单元按地址随机存取;二是只读存储器ROM,在正常工作条件下,对单元内容只可读不可写。
RAM和ROM均属于半导体存储器,是构成计算机主存的主要存储介质,而其中RAM在计算机中用于存储操作系统的常驻内存部分和用户程序,ROM则用于存储操作系统的内核。
存储器还有易失性和非易失性之分。
所谓易失性是指写入存储器中的内容在通电情况下能够保存,一掉电则全部丢失;非易失性则是指写入存储器中的内容在不通电情况下仍然能够保存。
将以上类型的存储器总结如下图4-4所示。
知识拓展:
FlashMemory,Flashmemory称为闪速存储器(简称闪存),是在EPROM的基础上发展起来的一种新型半导体存储器,于1983年推出,1988年逐渐商品化,进入90年代中后期开始逐步得到广泛应用。
从功能特性上讲,它可以归属于ROM,因为它具有非易失性的特点。
但从目前计算机的使用上讲,它是作为计算机外部存储器来使用的。
3.存储器的分层结构,用户对计算机存储器的要求:
容量大,速度快,成本低,为了解决对存储器要求容量大,速度快,成本低三者之间的矛盾,目前通常采用多级存储器体系结构。
存储器的层次中包括高速缓冲存储器Cache、主存和辅存,其中:
Cache是由小容量(通常为几十KB到几十MB)、高速的半导体存储器件构成;主存一般使用动态半导体存储器件构成,在速度上比Cache慢,但容量更大,价格相对更低,现代机器根据应用要求的不同通常将主存配置到几百MB到几十GB甚至更大;辅存又称海量存储器,通常由磁介质存储器构成,其特点是容量大,速度慢,价格最便宜。
Cache又可以进一步分为片上Cache和板上Cache。
片上Cache是指CPU内部配置的Cache,又称为一级Cache,板上Cache是指计算机主板上配置的Cache,又称为二级Cache。
一级Cache比二级Cache的容量更小,但速度更快。
在有些机器中,还进一步将指令和数据分开,分别存放在指令缓存和数据缓存中。
4.2半导体存储器,半导体存储器的种类半导体存储器的组成与工作原理主存储器的设计,1.半导体存储器的种类,随机存取存储器RAM按构成其单元电路的不同,又分为静态随机存取存储器(简称SRAM)和动态随机存取存储器(简称DRAM)。
这两种存储器相比较而言,SRAM速度更快,但片容量小,价格更贵,因此SRAM主要用作计算机的cache,而DRAM则用作计算机主存。
只读存储器ROM种类较多,主要包括传统的掩膜式ROM、一次可编程式ROM(PROM)、紫外线可擦除可编程式ROM(UVEPROM)和电可擦除可编程式ROM(EEPROM)。
前三种ROM在正常工作条件下只可读不可写,是真正意义上的只读存储器,而EEPROM实际上可读可写,但与RAM相比较,最大的不同是:
它们均是非易失性的。
掩膜式ROM是一种定制式ROM,生产厂家根据用户的需要专门制作掩膜版,将用户提交的程序或数据固定制作在芯片上。
这种芯片的特点是,一旦制作好,芯片中的内容就无法进行修改。
因此,这种芯片主要用于用户需大批量生产具有固定功能的ROM的场合使用,如在工业控制、家用电器等中均有应用。
一次可编程式PROM(ProgrammableROM)顾名思义是这种存储器可以进行一次写入或编程。
PROM出厂时是空片,芯片的内容为全0或全1,用户可以根据自己的需要将编制好的程序或数据一次写入,一旦写入内容就无法再进行修改。
PROM相对掩膜式ROM来说,使用更加灵活,用户可以根据自己的需要批量购买,也可以只购买几片。
紫外线可擦除可编程式UVEPROM(UVErasableProgrammableROM)是一种可重复改写的ROM,当用户要对芯片中的内容进行修改或重写时,需首先使用紫外线对芯片的擦除窗口进行照射(一般可放置在专门的紫外线光源下照射),经过一段时间后,芯片中的内容全部被擦除,成为空片,然后使用专门的编程器,将新的内容写入芯片中。
UVEPROM和编程器例图。
电可擦除可编程式EEPROM可以实现在板上直接擦除和改写。
由于EEPROM的灵活性使其得到广泛的应用。
半导体存储器的种类总结如下图4-8所示。
2.半导体存储器的组成与工作原理,半导体存储器是由一个个位单元电路组成,每个位单元电路存储一位二进制信息。
(1)静态RAM的组成及工作原理,静态RAM的位单元电路使用由三极管构成的触发器组成,利用触发器的状态存储0、1信息。
如图4-9是一个MOS型六管静态RAM单元电路的构成图。
如图4-10是一个静态RAM芯片的组成结构图。
(2)动态RAM的组成及工作原理,动态RAM的位单元电路与静态RAM相比有很大的不同,静态RAM的位单元电路是依靠由三极管构成的触发器的状态来存储0、1信息的,而动态RAM的位单元电路则是依靠三极管上的极电容的电荷的有无来存储0、1信息的。
如图4-11是一个单管动态RAM位单元电路。
(3)ROM的组成及工作原理,图4-12给出了一个掩膜式ROM组成示意图。
知识拓展:
新型动态存储器SDRAM和DDR,SDRAM全称为同步动态随机存取存储器(SynchronousDynamicRandomAccessMemory),是一种新型动态存储器。
传统的DRAM是异步工作的,CPU向存储器发送地址和控制信号后,需等待存储器进行内部操作(地址译码、读出信号放大、输出缓冲等),从而影响了系统性能。
而SDRAM与CPU之间是同步工作的,在进行存储器内部操作的同时,允许CPU做其他的事情,而无需空等待。
DDR全称为双倍速率同步动态随机存取存储器,即DDRSDRAM(DoubleDateRateSynchronousDynamicRandomAccessMemory),是一种在SDRAM基础上发展起来的具有双数据速率的新型动态存储器,由三星公司于1996年提出,并得到了一些主要芯片组厂商的支持。
SDRAM是在每一个时钟周期的时钟的上升沿进行一次数据传输;而DDR则是在每一个时钟周期内传输两次数据,即分别在时钟的上升沿和下降沿各传输一次数据,因此称为双倍速率同步动态随机存取存储器。
DDR2、DDR3、DDR4,在同等核心频率下,DDR2的实际工作频率是DDR的两倍。
这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。
换句话说,虽然DDR2和DDR一样,都采用DDR2内存的频率了在时钟的上升延和下降延同时进行数据传输的基本方式,但DDR2拥有两倍于DDR的预读取系统命令数据的能力。
DDR3DDR4,3.主存储器的设计,半导体存储器是构成现代计算机主存储器的主要存储介质,在进行计算机主存储器设计时,主要要考虑以下几方面的因素:
存储器芯片的选择,半导体存储器芯片种类繁多,在选择存储器芯片构成机器主存储器时,应根据需要合理选择。
CPU与存储器的速度匹配,机器的性能是由多方面的因素决定的,其中CPU访存速度是影响机器性能的关键因素之一,高性能CPU需要高速的存储器相匹配。
存储器与CPU的信号连接,主要包括数据信号线、地址信号线和控制信号线的连接等。
(1)半导体存储器芯片,半导体存储器芯片的性能主要体现在两个方面:
一是芯片的容量,二是芯片的存取速度。
存储器芯片的容量可以表征为以下形式:
容量字数位数其中,字数表示存储器芯片所具有的字单元数,而位数则表示每一个字单元所具有的位单元数。
半导体存储器芯片是通过引出脚与外部连接的。
引出脚主要包括四类:
数据引脚、地址引脚、控制引脚和电源及接地引脚。
图4-13(a)、(b)、(c)分别给出的是三种芯片256K位的SRAM、16M位的DRAM和8M位的EPROM的引脚图。
引脚功能说明。
在有些场合,为突出芯片的引脚功能,也常常给出它们的引脚符号图。
静态RAM芯片2114和动态RAM芯片2116的引脚符号图如图4-14所示。
(2)半导体存储器读写周期,存储器芯片在出厂时,其存取速度就已经确定,厂家在对芯片的有关技术说明中会给出其存取速度的相关技术参数,这一技术参数主要是通过存储器的读写周期(又称为存储周期)来反映的,而读写周期是通过波形图(又称时序图)来体现的。
2114的读周期波形图,2114的写周期波形图,在进行机器硬件系统设计时,一方面要保证逻辑电路设计的正确性,另一方面还要保证时序设计的正确性,两者缺一不可。
(3)半导体存储器与CPU的连接,在构成计算机主存储器时,还需要根据机器容量的要求和所选用的半导体存储器芯片容量的情况进行综合设计。
当单片存储器芯片的容量不能直接满足主存储器容量的要求时,需要选择多片进行容量扩展连接,以构成主存储器模块。
下面我们分三种情况介绍存储器的容量扩展连接。
(1)位扩展连接设主存储器的容量为MN位,而选用的存储器芯片的容量为Mn位。
具体连接方法是:
所有芯片的地址线A对应连接在一起;所有芯片的片选信号线CE对应连接在一起;所有芯片的读写WE线对应连接在一起;每个芯片的数据线各自单独引出。
【例4.1】使用一种64M4位的存储器芯片构成64M16的主存储器,并与一个16位的CPU连接。
解:
64M4位的存储器芯片构成64M16的主存储器需要的芯片数为16/44片,并进行位扩展连接,如下图4-18所示。
(2)字扩展连接字扩展连接的情况是:
设主存储器的容量为MN位,而选用的存储器芯片的容量为mN位。
具体连接方法是:
所有芯片的地址线A与CPU的低位对应地址线连接在一起;所有芯片的数据线对应连接在一起;所有芯片的读写WE线对应连接在一起;每个芯片的片选信号线CE各自单独引出,并由CPU剩余的部分高位地址线产生。
【例4.2】使用一种16M16位的存储器芯片构成64M16的主存储器,并与一个16位的CPU连接。
分析:
单个16M16位芯片内有16M个存储单元,16M=224,需要24位二进制地址码片内寻址;每个单元可以存储16位二进制数,与主
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组织 结构 课件 存储系统