抢答器电路课程设报告解读.docx
- 文档编号:1243007
- 上传时间:2022-10-19
- 格式:DOCX
- 页数:14
- 大小:558.80KB
抢答器电路课程设报告解读.docx
《抢答器电路课程设报告解读.docx》由会员分享,可在线阅读,更多相关《抢答器电路课程设报告解读.docx(14页珍藏版)》请在冰豆网上搜索。
抢答器电路课程设报告解读
河南城建学院
数字电子技术基础课程设计报告
智力竞赛抢答器逻辑电路设计
姓名:
学号:
专业班级:
应用物理学
指导老师:
所在院系:
数理学院
2014年01月2日
成绩评定·
一、指导教师评语(根据学生设计报告质量、答辩情况及其平时表现综合评定)。
课程设计成绩评定
成绩等级:
指导教师签字:
年月日
河南城建学院本科课程设计报告
摘要
本设计是智力竞赛抢答逻辑电路。
用TTL电路实现用四组无都懂的开关实现抢答信号控制,用四位寄存器74LS175与接口数码显示管和与非门配合实现对四组信号的控制及对各组抢答的识别。
并用74LS175Q非端与与非门连接并且其输出端和信号发生器函数输出端组成与非线路接入到175信号输入端实现一旦有一组人首先抢答后通过与其对应Q非的反馈使芯片信号输入端置1.从而能做到只有一个人强大成功。
计分电路用三片74LS192十进制加减计数器级联并用两个单刀双掷开关分别控制up和down的接入信号实现对级联好的芯片加计数和减计数的控制,从而实现主持人对加分和减分的控制。
计时电路用74LS192的减法技数功能用置数法配和频率为1Hz的脉冲信号实现9到0十秒定时。
通过以上方法实现了对四组人员抢答顺序先后的准确识别并通过数码显示管显示抢答组序号。
当抢答完毕后主持人通过按J5复位按钮同时开始答题并且及时开始,如果在规定时间内回答完毕,主持人可以通过复位按钮将计时时间复位。
因为我没有找到合适的开关,在计分电路中主此人想要实现对一个人加分还是减分要控制两个开关才能实现。
操作有点繁琐,这点需要后面的改进。
报警电路能实现当有人抢答成功后报警器响起,当主持人按住复位按钮时,蜂鸣器响声停止。
是通过寄存器q非端与脉冲信号通过门电路整合通过复位开关来控制蜂鸣器。
电路基本就是这样,因为时间和个人水平有限电路不可避免的出现各种不足。
请老师批评指正。
课程设计的思路是我们小组共同商讨得出的,展现出了集体智慧的结晶。
我们共同成长,一起领会数电课程设计带来的欢乐。
河南城建学院本科课程设计报告河南城建学院本科课程设计报告
目录
1概述………………………………………………………………………………1
1.1总体思路……………………………………………………………………1
1.2芯片的确定和芯片功能表的查找…………………………………………1
2系统总体方案及硬件设计……………………………………………………3
2.1方案一………………………………………………………………………3
2.2方案二………………………………………………………………………4
2.3方案三………………………………………………………………………5
3各模块设计………………………………………………………………………6
3.1抢答器模块…………………………………………………………………6
3.2定时器模块…………………………………………………………………7
3.3计分模块……………………………………………………………………7
3.4总电路………………………………………………………………………8
4软件仿真…………………………………………………………………………9
4.1计分电路仿真………………………………………………………………9
4.2定时器模拟电路……………………………………………………………10
4.3抢答器线路模拟……………………………………………………………10
5课程设计体会…………………………………………………………………12
参考文献……………………………………………………………………………13
附1:
系统原理图…………………………………………………………………14
河南城建学院本科课程设计报告
1概述
1.1总体思路
本文是关于抢答器电路设计刚刚那道题的时候我就想抢答电路可以用寄存器,计分电路和定时电路用计数器。
定时电路用一个频率为1Hz的脉冲。
由于当时没有接触到555定时器,定时用脉冲用的是脉冲电源。
在电路模拟的时候由于软件给定时间是0.001s级别为了便于模拟出结果我把频率调为10Hz倒计时9到0十秒。
接下来后就是找需要的芯片。
通过查阅书籍四位寄存器我选用74LS175.为了实现主持人的复位及抢答只能识别一组的功能,我引入了反馈。
利用D触发器跟随的特征和芯片的Q非端来牵制信号输入端电平没有脉冲信号达到抢答器只识别第一个输入信号的端子,并且在输出端接发光二极管和七段译码器接LED显示管显示抢答着序号从而迅速清楚的辨别第几组抢答。
刚刚开始我想这是用译码电路连接七段共阴极数码显示管。
但是这样做会使芯片使用过多,比如计分电路:
一个人有三位计分数,四个人十二个,这样就会多出十二个芯片,受到图幅和稳定性影响。
我决定不是用译码器直接使用四端接入型LED显示管。
能减少芯片的使用,大幅度节约芯片的使用并且还能使能使电路更简单易懂。
由于四接口数码管四个输入端不知道高低位,所以我先对计数器置数,然后分别试验输入端的高地位,最后确定让数码管正常显示。
计分主电路由于必须同时实现加减功能,要求每个小组有三位数记分板,所以必须用片加减计数器级联形成千进制计数器。
主持人通过改变脉冲接入信号端口来信号类型来改变芯片加法计数还是减计数。
1.2芯片的确定和芯片功能表的查找
确定了大致的思路之后接下来就是电路芯片选择,寄存器有74LS175和74HC175,两种芯片相比较我比较熟悉前一种。
因为我有74LS175的功能表和管脚图,所以用起来比较顺手。
功能表如图二需要配合双管脚与非门功能表如下。
根据计分电路的功能,必须使用十进制加减计数器,所以我比较熟悉的74160十进制加法计数器不能使用,考虑到要三片计数器级联,异步计数器才能完成正常的千位显示。
通过查阅资料,74LS192进入我的视野。
功能表如下图三。
此芯片也可以完成倒计时电路。
脉冲信号用555定时器和脉冲电源完成。
各大芯片确定完毕。
主要芯片功能表如下页图,
河南城建学院本科课程设计报告
图一、各芯片功能表
河南城建学院本科课程设计报告
2系统总体方案及硬件设计
2.1方案一
(1)抢答器电路
这个方案是我做的,首先设计抢答器。
根据抢答电路要求,设计抢答电路只能识别第一个最快的按动按钮的那组,根据上175功能表并没有此项功能,因此我利用175寄存器输出端有高低两种不同的电平,高电平Q端直接连发光二极管。
四个Q非端与四端口非门相连并。
输出之后在和脉冲信号再次接入与非门然后芯片CLK输入端通过Q非端的反馈机制,使寄存器芯片D1到D4一旦有一个高电平输入,相应的Q非端马上也变成低电平,通过与非门把CLK牵制在低电位。
从而寄存器不再接收其他端口信号达到只能有一组成员抢答的目的。
由于芯片的延迟时间是纳秒级,几乎不可能有同时两个信号同时出现,所以我认为这个设计可行!
并且为了更容易看出是哪个组抢到的,我用一个数码显示管显示抢答组的序号。
表一、寄存器真值表如下
寄存器输出
数码管输入
A
B
C
D
Q1
Q2
Q3
Q4
1
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
1
1
0
0
0
0
0
1
0
0
1
0
根据功能表利用卡诺图画减的出Q1=(A’C’)’,Q2=(B’C’)’;Q3=D;Q4=O;因此只要用两个与非门根据上面的驱动方程连接电路就能实现数码管显示。
(2)音响功能设计
我想要音响功能实现一旦有选手抢答成功便发出嘀嘀嘀的蜂鸣声,所以我找了一个蜂鸣器,利用脉冲信号和有人抢答时寄存器Q非端是0信号,没人抢答时Q非端是高电平这个特点,使蜂鸣器再有人成功抢答时发出声音让上段反馈电路的与非门输出端和信号脉冲组成的与门电路接入蜂鸣器,从而达到有人抢答时蜂鸣器响,主持人按住复位按钮时蜂鸣器停止响应。
(3)定时功能设计
实现好定时功能最重要的是对脉冲信号周期的调节,通过查阅资料发现555定时器能自己控制信号周期。
但是在电路设计并没有电路板制作这一步,本着简单的原则我选用了软件上的电压脉冲信号源。
此信号源也可也而且更加方便的调节脉冲信号的频率,从而能方便的达到我想要的周期时间,主定时电路设计原理也不复杂,就是用置数法设计一个减法计数并实现主持人按住复位按钮时计时器从新开始计时。
我让主持人复位按钮和置数端相连并调节当按下复位按钮时置数段接入低电平从而实现重新置数。
减计数进位输出与脉冲信号和寄存器Q非端经
河南城建学院本科课程设计报告
过一个与门接入74LS192减计数脉冲输入端相连,并且A端和D端接高电平,B和C端接低电平,使置数是九,输出端与数码管(四端口输入,不需要使用译码器)用于显示计时时间。
这样就能实现从9到0十秒倒计时技数时间。
因为要求
上没有写倒计时多长时间,如果需要更多的倒计时时间,比如说是60秒,这可以通过两片芯片级联实现。
这个电路在前面的实验课上已经做过,在此不再赘述。
由于软件模拟时提供的时间是毫秒级,当脉冲电压频率调制1Hz的时候等待时间太长,所以我调高了时间的脉冲频率。
(4)计分电路设计
根据要求计分电路每组有三位数数码显示管,我还是采用定时器用的四端输入数码显示管。
三组计分器电路是一样的,所以我只设计出一组的加减计分电路的计分电路。
首先解决的是三片192芯片的级联问题,因为芯片级联在上课时老师重点讲过,这个也相对来说很简单。
根据上面步奏找到的功能表,我采用的是用地位片的减法进位和高位片的减法脉冲输入端相连,加法进位输出和高位片的加法脉冲相连,从而实现三片芯片的级联成带加减功能的级联。
用两个单刀双掷开关调节低位片的加计数、减计数输入端接入信号,使当加计数输入端接脉冲减计数接高电平时电路加计数,从而实现加分,想要加分停止只要使任意一个开关变动位置就能使技数停止并保存显示,想要减分的时候就要调节开关使脉冲信号接入减法计数脉冲输入端,并使加法计数脉冲输入端接高电平,从而实现减分效果。
减分完毕只要扳动任意一个开关就能使减分停止并且保存。
实现加减分功能。
(5)表二使用的器件名称:
器件
型号
寄存器
74LS175D
计数器
74LS192N
双管脚与非门
74LS00D
双管脚与门
7408N
三管脚与门
74LS11D
四管脚与非门
74LS20D
四管脚与门
74LS21D
发光二极管
LEDRED
数码显示管
DCD_HEX_GREEN
脉冲
电压时钟脉冲
测量仪器
示波器
电源
+5V直流电源
2.2方案二
1.大体方案
(1).复位和抢答开关均可采用防抖动电路,可采用加吸收电容或RS触发电路来完成。
河南城建学院本科课程设计报告
(2).判别选组电路可以用触发器和组合电路完成,也可以用一些特殊器件组成,例如用MC14599或CD4099八路可寻址输出锁存器或优先编码器来实现。
(3). 计数电路用加/减计数器完成;显示电路用74LS47驱动共阳极数码管完成。
2.详细步
(1).判别电路
这部分电路由RS触发器完成,CD4043为三态RS锁存触发器,当S1按下时,Q1=1,这时返回到KS按键开关左端的电平为高(“1”),经非门后锁住了其它组的输入。
Q1=1,使相应的发光管发亮,同时也驱动音响电路鸣叫,并且在数码管上显示出来。
(2).记分部分
这一部分主要由3个四位十进制加减计数器(74LS190)和数码管以及相应的门电路组成。
每组分为个、十、百三位,可以直接由各位从0向上加法或减法计数,也可以每位单独进行加减计数。
参加抢答的每组各有一套记分电路。
(3).定时电路
当打开电路电源,按主控开
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 抢答 电路 课程 报告 解读