郭飞数电第二次实验报告.docx
- 文档编号:12372894
- 上传时间:2023-04-18
- 格式:DOCX
- 页数:12
- 大小:406.76KB
郭飞数电第二次实验报告.docx
《郭飞数电第二次实验报告.docx》由会员分享,可在线阅读,更多相关《郭飞数电第二次实验报告.docx(12页珍藏版)》请在冰豆网上搜索。
郭飞数电第二次实验报告
实验Ⅱ组组合逻辑电路性能与应用
姓名:
郭飞
班级:
151716班
学号:
15171147
一,实验名称
组合逻辑电路性能与应用
二,实验目的
1.掌握组合逻辑电路的功能分析与测试
2.掌握使用门电路设计组合逻辑函数的方法
3.理解全加器、译码器的功能
4.掌握集成组合电路应用
三,实验内容
1.组合逻辑电路功能测试
2.用基本逻辑门电路组成全加器
3.通用译码器功能分析
四,实验步骤
实验1组合逻辑电路功能测试
一、预备知识
根据逻辑功能的不同,可以将数字电路分成两大类,一类为组合逻辑函数,另一类为时序逻辑函数。
在组合逻辑函数中,任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。
确定一个组合逻辑电路的功能,是要对该组合逻辑电路进行分析,通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式,最后得到表示输出与输入关系的逻辑函数式。
之后可用公式化简法或卡诺图化简法将得到的函数式化简或变换。
为了使电路的逻辑功能更加直观,有时还可以将逻辑函数式转换为真值表的形式。
二、实验步骤
1.分析图2-7所示电路的逻辑功能,填写表2-2。
图2-7
表2-2
S1
S0
D0
D1
D2
D3
Y
0
0
0
0
0
1
0
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
1
1
0
0
0
0
2.列写图2-7所示电路的逻辑表达式,列写真值表。
3.根据图2-7所示电路的真值表写逻辑函数。
4.从Multisim仿真软件的元件库中调出74LS00两只,按图2-7接线,并按表2-2置位,测试各输出端的逻辑状态,验证所测结果是否与上述分析一致。
5.总结图2-7所示电路的功能。
6.如实记录仿真过程及仿真结果,书写实验报告。
三、实验结果与分析
根据图2-7所示的逻辑电路,我们得出电路的逻辑表达式为:
Y=(D0S0’S1’+D1S0’S1+D2S0S1’+D3S0S1)
真值表部分截图为:
根据实验结果和真值表,我们可以分析出:
(1)当S0=0,S1=0,可以看做一个比较器。
当输入的二进制数D0D1D2D3小于等于0111时输出低电平,大于0111时输出高电平。
(2)当S0=0,S1=1时,对输入的二进制数D0D1D2D3对应十进制数对4取摸,当模为0,1时,输出低电平,当模为2,3时,输出高电平。
(3)当S0=1,S1=0时,对输入的二进制数D0D1D2D3对应十进制数对8取摸,当模为0,1,2,3输出为低电平,当模为4,5,6,7输出为高电平
(4)当S0=1,S1=1时,对输入的二进制数D0D1D2D3对应十进制数对2取摸,当模为0输出为低电平,当模为1输出为高电平
也就是说S0和S1起控制作用,对电路运行的模式进行选择,然后实现上述的功能。
当然这样的电路还可以有其他功能,以上只是对其中一种功能(规律)进行了分析。
实验截图如下:
实验2用基本逻辑门电路组成全加器
一、实验原理
1.全加器
在将两个多位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位,即将两个对应位的加数和来自低位的进位3个数相加。
这种运算称为全加,所用的电路称为全加器。
全加器可以用两个半加器和两个与门、一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。
2.组合逻辑电路的设计
根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路,这就是要完成组合逻辑函数的设计。
组合逻辑函数的设计工作通常可以按照如下步骤进行:
1)逻辑抽象
2)写出逻辑函数式
3)选定器件的类型
4)将逻辑函数化简或变成适当的形式
5)根据化简或变换之后的逻辑函数式,画出逻辑电路的连接图
本实验是要求用基本逻辑门电路组成全加器,即要求用基本逻辑门电路实现全加器的功能,这本质上是一个组合逻辑函数的设计问题。
二、实验步骤
1.设计一个用异或门74LS86(管脚图见图2-9)、与或非门74LS54(管脚图见图2-10)和非门74LS04(管脚图见图2-11)实现的全加器,画出逻辑电路图,写出逻辑表达式,并填写表2-4中的设计值。
图2-9
图2-10
图2-11
2.从Multisim仿真软件的元件库中调出异或门、与或非门和与门,按自己设计的电路连线,连线时注意与或非门中不用的与门输入端接地。
3.当输入端Ai、Bi和Ci-1按表2-4置位时,仿真测试上述所搭电路的输出,将仿真测试结果记入表2-4中的仿真测试值,并与设计值相比较。
表2-4
Ai
Bi
Ci-1
Si
Ci
设计值
仿真测试值
设计值
仿真测试值
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
1
0
0
0
1
1
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
1
1
4.如实记录仿真过程及仿真结果,书写实验报告。
四、实验结果与分析
首先,仿真结果部分截图如下(三个图分别对应列表的前三行):
由图可见仿真结果与预期结果吻合,这样的一个电路的功能是一位加法器,即可以接受前面的进位信号也输出该位的进位信号。
当(Ai+Bi+Ci-1)>=2时,Ci=1;反之Ci=0;当(Ai+Bi+Ci-1)=2或0时,Si=0,反之为1。
实验3通用译码器功能分析
一、预备知识
1.通用译码器
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。
常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器。
74LS138是一种常用的二-十进制译码器,其输入是一组二进制代码,输出是一组与输入代码一一对应的高、低电平。
2.74LS138
74LS138的管脚图如图2-12所示,其逻辑图见图2-13,功能表见表2-5。
当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24线译码器;若外接一个反相器还可级联扩展成32线译码器。
若将选通端中的一个作为数据输入端时,138还可作数据分配器。
图2-12
74LS138的引出端符号定义为:
1)A、B、C:
译码地址输入端
2)G1:
选通端
3)/(G2A)、/(G2B):
选通端(低电平有效)
4)Y0~Y7:
译码输出端(低电平有效)
其逻辑图为:
图2-13
其功能表为:
表2-5
这里,
,H=高电平,L=低电平,X=任意。
二、实验步骤
1.从Multisim的TTL器件库调出3线-8线译码器74LS138。
用鼠标右键单击器件,在下拉菜单中点击Help,即可打开74XX系列芯片的功能手册,从中找到74LS138的功能表,依据功能表,编辑译码器的功能分析电路如图2-17所示。
图2-17
2.按动按键C、B、A,通过逻辑探测笔的状态,分析74LS138的基本功能。
注意观察选通端
、
和
的基本作用,以及3位输入数据C、B、A间的位权关系。
3.如实记录仿真过程及仿真结果,书写实验报告。
五、实验结果与分析
仿真结果截屏如下:
由实验结果分析得:
C,B,A三个输入的位权关系分别为:
2^2,2^1,2^0;
、
和
为使能与扩展接口,G1为高电平有效,G2AG2B同为低电平时有效。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 郭飞数电 第二次 实验 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)