硬件模板FPGA选取方案.docx
- 文档编号:12252464
- 上传时间:2023-04-17
- 格式:DOCX
- 页数:16
- 大小:50.19KB
硬件模板FPGA选取方案.docx
《硬件模板FPGA选取方案.docx》由会员分享,可在线阅读,更多相关《硬件模板FPGA选取方案.docx(16页珍藏版)》请在冰豆网上搜索。
硬件模板FPGA选取方案
方案设计说明书
秘级:
机密
移动电视直放站
FPGA芯片选择方案
方案设计说明书
REV0.11
文档编号:
TDRF004
项目名称:
移动电视数字直放站
编写:
丘剑宏、谢盛敏
编写日期:
2008-08-06
审核:
审核日期:
(项目名称)项目组:
移动电视数字直放站
目录
方案设计说明书1
第一章概述5
1.1编写目的5
1.2背景资料5
1.2.1系统名称及版本号5
1.2.2任务承接者及实施者5
1.2.3与其它子系统的关系5
1.3项目内容6
1.4项目目标6
1.5文档概述6
1.5.1文档结构说明6
1.5.2电子文档编写工具6
1.5.3定义说明与符号6
1.5.4参考资料7
第二章基础理论和原理分析8
2.1系统需求分析8
2.1.1数字上、下变频需求…………………………………………………………………8
2.1.2数字基带处理需求……………………………………………………………….....10
2.1.3CPRI接口需求……………………………………………………………………….10
2.1.4需求小结……………………………………………………………………………...11
2.2FPGA芯片对比11
2.2.1芯片性能对比……………………………………………………………………….11
2.2.2芯片价格对比……………………………………………………………………….23
2.2.3芯片选择…………………………………………………………………………….24
2.3设计语言选择24
第三章方案设计26
3.1总体方案26
3.1.1时钟电路设计26
3.1.2复位电路设计26
3.1.3电源电路设计27
3.1.4配置电路设计29
结束语30
第一章概述
1.1编写目
本文为移动电视数字直放站的FPGA硬件方案,本文是为了估计项目在各个功能部件中用到的FPGA资源,对各功能部件的资源进行大体分配,并对FPGA性能需求和芯片价格作对比,从而确定在此项目中所用到的FPGA芯片。
1.2编写背景
1.2.1系统名称及版本号
系统名称:
移动电视数字直放站—FPGA硬件方案
版本号:
REV0.11
1.2.2任务承接者及实施者
本方案提供给移动电视数字直放站项目规划以及设计开发人员
1.2.3与其它子系统的关系
本文主要分析项目各个功能部件的性能需求,为项目的各个功能部件作大体的资源分配,为各个功能部件的实现提供一个硬件平台。
数字上、下变频,基带处理以及CPRI接口的设计都在FPGA中实现,而由模拟信号到数字信号的转换以及数字信号到模拟信号的转换则由AD、DA转换电路实现,CPRI接口接通用光收发模块。
各个系统的关联如图1.1所示
图1.1FPGA与其它子系统关联图
1.3项目内容
本项目为用在移动电视网络的无线数字直放站,下行链路为无线数字电视信号和GSM信号,上行链路为移动通信GSM信号,发射单元和接收单元为短距离光纤传送。
1.4项目目标
本项目需要达到的目标如下:
能同时对GSM信号和电视信号进行数字域回波抵消后放大发送到服务区,同时支持短距离光纤传送。
1.5文档概述
1.5.1文档结构说明
1.5.2电子文档编写工具
文档编写为word2003以上版本,同时图标使用visio2003
1.5.3定义说明与符号
1.5.4参考资料
[1]基于CORDIC算法的高速高精度NCO的FPGA设计;
[2]基于CORDIC算法的数控振荡器的FPGA设计;
[3]一种基于改进型CORDIC算法的数控振荡器;
[4]流水线双模CORDIC算法的FPGA实现;
[5]CIC滤波器的FPGA实现;
[6]积分梳状滤波器在FPGA中的实现;
[7]基于FPGA的新型抗混叠CIC抽取滤波器的设计;
[8]CIC抽取滤波器的改进及其FPGA的实现;
[9]分布式算法FIR滤波器在FPGA上的实现;
[10]应用分布式算法在FPGA平台实现FIR低通滤波器;
[11]一种基于FPGA的FIR滤波器实现结构;
[12]一种基于FPGA的高效FIR滤波器的设计与实现;
[13]基于IPCore的FIR数字滤波器的FPGA实现;
[14]XC2VP_handbook;
[15]stratix2_handbook;
[16]CycloneII_handbook;
第二章基础理论和原理分析
在数字直放站系统的,由于要处理的数据相当大,传统的数字信号处理芯片DSP已经很难达到系统的性能要求,而集成等效门数高达数百万甚至上千成门的高密度现场可编程门陈列FPGA技术的日益成熟以及价格的不断下降使得FPGA成为数字信号处理的首选。
FPGA由于其自身速度快,可以真正实现多任务的并行处理,从而实现对大量信号的实时处理。
而FPGA经过几十年的发展,技术也已经很成熟,在各方面都有FPGA的成功实现,其稳定性经实践证明是经得住考验的。
随着硬件描述语言HDL的发展,用硬件代替软件的思路在FPGA上成为一种可能,FPGA可以实现将各种算法硬件化,大大提高算法的执行效率,并慢慢地取代通用DSP成为数字信号处理的首选。
同时,FPGA还有一个最大的优势,那就是其硬件可编程。
当系统需要升级的时候,可以直接通过FPGA的编程接口配置FPGA的内部电路,实现“硬升级”。
这样就可以让FPGA的产品大大延长在市场的生命周期,在一段比较长的时期内不被淘汰。
现代高速FPGA大都采用90nm的技术,在一片硅片上可以实现几百万乃至上千万门的集成度。
超高的集成度使得将各种电路集成到一片形成片上系统SOC成为一种必然的发展趋势。
而FPGA的可重配置特性又使得这种SOC是可以根据需要随时改变的,从而实现了片上可编程系统SOPC,大大提高了系统的灵活性及市场适应性。
同时,为了解决以往FPGA控制能力不及一般处理器的缺点,现代高性能FPGA都可以在其内部订制一个高性能的嵌入式处理器,大大提高了其控制能力。
2.1系统需求分析
在直放站的系统设计中,由于信号的速率较快,对FPGA的处理速率也有相应的要求;各个功能部件都要消耗一定的逻辑资源LE,有些算法如FIR滤波器还得消耗比较多的硬件乘法器,采用其它折合的算法的话又得以牺牲LE和因设置各类系数查找表而消耗大量的RAM资源。
所有的些都应充分考虑,使得所选的FPGA芯片能满足系统的性能需求。
以下各小节就从系统需求方面选择FPGA芯片。
2.1.1数字上、下变频需求
一、VCO需求
直放站在AD采样之后的数据送入FPGA中处理。
由于AD之后的中频数据速率是很高的,直接对如此高速的数据进行处理是不现实的,也没这个必要,所以在AD之后进行数字下变频,将信号下变频到零中频的基带信号,再对基带信号进行处理。
在数字下变频中,先要产生两个相对相移为90°的本地振荡信号(VCO),将此两个振荡信号跟AD之后的信号相乘得到I、Q两路信号。
产生两路信号是为了后面消除下变频产生的频率镜像。
在VCO模块中,可以用直接数字频率合成DDS技术实现,只是这种方法得消耗大量的查找表,而查找表的资源是相对有限的,所以在本方案中拟用CORDIC算法来实现。
具体的CORDIC算法原理由其它组的人负责,这里不加以阐述,只对其资源的需求进行分析。
根据各种资料[1][2],传统的CORDIC算法要用到1,200个LE,而改进型的CORDIC算法要用到800个LE[3],而如果采用流水线技术[4]的话则需要用到1,000个LE。
在本方案中不采用传统的算法,拟采用改进型算法或流水线算法,所以,给每个VCO分配1000个LE。
由于数字上、下变频采用对称结构,所以在GSM模块中需要用到4个VCO,也即需消耗4,000个LE。
二、CIC滤波器需求
由于FPGA无法对如此高速的信号进行处理,所以,在VCO之后紧接着的是对信号进行抽取,从而达到降低信号速率的目的。
同样地,本文不对CIC的原理加以阐述,只能其所需FPGA资源加以估计。
根据各种资料[5][6],直接实现CIC滤波器需要大量的LE[7]约为2,500到3,000个LE,而采用改进型的CIC滤波器算法则可以节省逻辑资源,大约只需1,000个LE[8]。
由上面分析可确定在本系统中分配给一个CIC滤波器的LE为1000个。
由于上、下行链路中各有两路I、Q信号,这两路信号都经过上、下变频,所以,系统共需要8个CIC滤波器,所以得分配8,000个LE给CIC滤波器。
三、FIR滤波器需求
由于经过CIC抽取的信号频谱变得不再平滑,所以在CIC滤波器之后要再加一个FIR滤波器对信号进行整形。
传统的FIR滤波器得消耗大量的硬件乘法器,一个32阶的FIR滤波器采用传统直接方法的话得消耗到少32个硬件乘法器[9][10]。
这对乘法器资源相对紧缺的FPGA来说是致命的,所以,得想法设法改进FIR的算法,减少乘法器的使用。
采用一般的改进算法的话虽然节省了硬件乘法器,但相对地,却消耗了大量的LE资源,大约为5到8千个LE[11]。
这样大的资源对FPGA来说也是不太可能实现的。
而采用一种结合对称算法、分布式算法以及采用查找表的方法[]实现的FIR则可以达到有效节省资源的目的[12],大约只用到一千多个LE。
另一种可行方法是采用IP核的形式[13],只需一千多个LE。
综上,这里分配1,500个LE,25,000bit的RAM资源,预计8个硬件乘法器。
相同地,采用对称结构的上、下变频,系统所需的FIR滤波器为8个,所以系统分配给FIR滤波器的LE个数为12,000个,硬件乘法器个数为64个。
2.1.2数字基带处理需求
在直放站中由于重发天线发出的信号会进入施主天线,叫做回波干扰,严重的时候会使得信号阻塞。
传统的模拟直放站只是将施主天线跟重发天线在物理上隔开,保证一定的隔离度从而降低回波的干扰,而没有对干扰信号进行相应的处理,是一种治标不治本的做法。
在数字直放站中,可以做到对基带信号进行处理,从而消除重发信号的影响,实现回波对消。
同样的,这部分的方案在其它组中实现,本文只对其所需资源进行分析。
回波对消主要是加入一个自适应滤波器,本系统采用自适应FIR滤波器。
跟以上FIR滤波器的分析相类似,自适应FIR滤波器所消耗的资源与普通FIR滤波器的相当,只是自适应FIR中加入了一个可变系数,所以自适应FIR滤波器中得需要更多的查找表,预计给每个FIR滤波器5,000bit的RAM资源。
在回波对消中需要3到4个自适应FIR滤波器,所以这部分所需资源为8,000个LE,200,000bit的RAM资源。
2.1.3CPRI接口需求
在本直放站的设计中,考虑到要跟其它系统相连接,需要考虑系统的兼容性问题,这里采用CPRI规范进行设计。
公共无线接口规范CPRI(CommonPublicRadioInterface),它是由爱立信、华为、NEC、北电网络与西门子等公司发起的。
同样地,本文不对CPRI进行详细的阐述,只对其大概的系统需求作分析。
CPRI接口规范要实现对信号的打包成帧、8B/10B编解码、串行/解串行等处理[14],可以由专用的IP核来实现,只是考虑到成本问题这里不采用。
根据CPRI接口性能[14]指标,分配2000个逻辑单元LE。
2.1.4需求小结
由以上分析可知,各个系统都对FPGA资源有一定的需求,共需34,000个LE,100个硬件乘法器,500,000bit的RAM,需求分析对照结果如表2.1所示。
表2.1系统需求对照表
2.2FPGA芯片对比
下面对各个公司的不同系列芯片进行对比,再经过与本系统的FPGA资源需求作出最后的芯片选择。
2.2.1芯片性能对比
考虑到本直放站的系统需求以及成本问题,这里只对比两个FPGA大公司的芯片,一个Xilinx公司的芯片,一个是Altera公司的芯片。
详细对比Xilinx公司的VirtexII系列的芯片和Altera公司的CycloneII及StratixII系列的芯片。
一、VirtexII系列
VirtexII器件系列[14]的……………
VirtexII功能结构的革新使它能够应用开发光网络产品,SANS,VoIP,视频广播,医学成像,无线直放站和因特网的基层产品,还有其他相关产品。
VirtexII系列芯片特性如表2.2所示。
功能
说明
表2.2VirtexII系列芯片特性
VirtexII系列有多种芯片,下面列出各芯片的参数对比。
VirtexII器件各型号的特性如表2.3所示。
表2.3VirtexII器件各型号的特性
VirtexII器件各型号可用资源如表2.4所示。
表2.4VirtexII器件各型号可用资源
结合以上各表,VirtexII系列从低端到高端的型号有:
XC2V40、XC2V80、XC2V250、XC2V500、XC2V1000、、XC2V1500、XC2V2000、XC2V3000、XC2V4000、XC2V6000、XC2V8000.
它们具有如下主要特点:
●高
二、StratixII系列
StratixII器件系列[15]将…………………..
StratixII特性如表2.5所示。
功能
说明
结构性能和效率
源同步信号、高I/O带宽和高速接口
设计安全
大存储带宽和高速外部存储器接口
高性能数字信号处理
系统时钟管理
片内匹配
远程系统升级功能
嵌入式软核处理器
低成本批量成品器件
表2.5StratixII特性
StratixII系列有6种芯片,各具体型号的参数如下所述。
StratixII器件各型号的特性如表2.6所示。
表2.6StratixII器件各型号的特性
StratixII器件各型号具有的速度等级如表2.7所示。
表2.7StratixII器件各型号具有的速度等级
由以上各表可知,StratixII系列FPGA从低到高端共有如下6个型号:
EP2S15、EP2S30、EP2S60、EP2S90、EP2S130和EP2S180。
它们具有如下的主要特点:
●创
同时,还支持远端配置更新;StratixIIFPGAs之所以能具有上述优异性能,是因为它内部使用了一些先进的设计方法、构架,以下几个方面尤为突出:
①自适应逻辑模块(ALM)及逻辑阵列块(LAB)
②TriMatrixtm存储器及外部存储器接口
③数字信号处理(DSP)模块
表2.8罗列了StratixII系列各型号的DSP能够实现的乘法器数目
表2.8StratixII系列各型号的DSP能够实现的乘法器数目
④StratixII器件的设计安全性
三、CycloneII系列
CycloncII特性如表2.9所示。
功能特性
说明
表2.9CycloncII特性
CycloneII器件系列各型号资源对照表如表2.10所示。
表2.10CycloneII器件系列各型号资源对照表
CycloneII各型号所具有的速度等级如表2.11所示。
表2.11CycloneII各型号所具有的速度等级
2.2.2芯片价格对比
作为一个商业产品,
下面列出满足本直放站系统需求的芯片价格对比,如表2.12所示。
表2.12芯片价格对比
2.2.3芯片选择
由芯片性能、
2.3设计语言选择
FPGA的设计可以用原理
VHDL和VerilogHDL的比较如表2.13所示
第三章方案设计
3.1电路总体设计
3.1.1时钟电路设计
时钟电路是FPGA正常运行所必需的部分,时钟频率的稳定性直接关系到整个FPGA系统的运行,所以这部分电路应该引起充分的重视。
此部分采用外接晶体振荡器的方法利用FPGA内部的高精准时钟解决系统的时钟输入。
此部分电路如图3.1所示。
图3.1FPGA时钟电路
这部分电话在电路板布局布线的时候应该特别注意,晶振旁的电容应该尽量靠近晶振,布线的时候要把这部分电路用地线包围起来,消除外电路的高频干扰。
3.1.2复位电路设计
复位电路在FPGA系统中起着相当重要的作用,它关系到系统的重配置的可靠与否,同时考虑到直放站的室外工作环境一般比较恶劣,电路受外界干扰比较大,系统的复位电路设计就变得更为重要,因为外界的干扰可能会引起系统的重启,在复位电路的设计中应该充分考虑到这因素。
在本文中采用MAX
此部分电路设计如图3.2所示。
图3.2系统复位电路
3.1.3电源电路设计
直放站的设计中系统的各部分都有各自不同的电源输入,不同的电源之间会如果设计不当的话会造成较大的电流冲激。
同时直放站一个如此庞大的系统电路,正常工作的电流也是比较大的,如何提高电源的效率也应当引起相当的重视。
在本系统的电源设计中不能
。
TPS5461各型号芯片输出电压如表3.1所示。
表3.1TPS5461各型号输出电压
TPS5461系列性能如图3.3所示。
图3.3TPS5461系统芯片性能
电路设计如图3.4所示。
图3.4系统电源设计
3.1.4配置电路设计
注:
电路设计见附件《FPGA外围电路设计(初步设计)》
第四章结束语
采用FPGA进行项目开发可以节约大量的资金和缩短开发周期,是当前和未来项目开发的首选方法。
上面我们阐述了采用FPGA进行开发的优点,两种编程语言的对比,代码的编写规范,这些是我们必须知道的。
通过对资源的估计,得出了初步的资源消耗的信息,再通过不同系列的芯片性能对比,价格对比,初步确定一款既满足我们系统需求,又经济的EP2C50F484C6N芯片。
后面也给出了芯片的时钟电路、复位电路、电源电路、配置电路的原理图。
芯片是我们根据客观情况选择的,还要跟公司讨论以作最终决定。
文档修订记录
序号
修改时间
修改人
审核人
备注
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 硬件 模板 FPGA 选取 方案