计算机组成题库 2.docx
- 文档编号:12210746
- 上传时间:2023-04-17
- 格式:DOCX
- 页数:29
- 大小:124.86KB
计算机组成题库 2.docx
《计算机组成题库 2.docx》由会员分享,可在线阅读,更多相关《计算机组成题库 2.docx(29页珍藏版)》请在冰豆网上搜索。
计算机组成题库2
第一章
一、选择题
1.冯·诺依曼机工作的基本方式的特点是__B____。
A多指令流单数据流
B按地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
2.完整的计算机应包括__D____。
A运算器、存储器、控制器;
B外部设备和主机;
C主机和实用程序;
D配套的硬件设备和软件系统;
3.计算机硬件能直接执行的只有__B____。
A.符号语言B机器语言C汇编语言D机器语言和汇编语言
二、简答题
1.冯·诺依曼计算机的特点是什么?
冯·诺依曼计算机的特点可总结如下:
计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
指令和数据以同等地位存放于存储器内,并可按地址寻访。
指令和地址均用二进制数表示。
指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置。
指令在存储器内按顺序存放。
通常,指令是顺序执行的,在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。
机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成。
三、名词解释
CPU、机器字长、存储容量、MIPS、FLOPS
CPU即中央处理器,是计算机的心脏,包括运算部件和控制部件,是完成各种运算和控制的核心,也是决定计算机性能的最重要的部件。
主要的参数是工作的主频和一次传送或处理的数据的位数。
机器字长:
指CPU一次能处理数据的位数,通常与CPU的寄存器位数有关。
字长越长,数的表示范围越大,精度也越高。
存储容量:
存储容量包括主存容量和辅存容量。
MIPS:
每秒百万条指令的简称,衡量计算机性能的指标之一。
FLOPS:
即每秒浮点运算次数,它常被用来估算电脑的执行效能,尤其是在使用到大量浮点运算的科学计算领域中。
第三章
一、选择题
1.系统总线中控制线的功能是___A___。
A提供主存、I/O接口设备的控制信号和响应信号
B提供数据信息
C提供时序信号
D提供主存、I/O接口设备的响应信号
2.系统总线地址的功能是__D____。
A选择主存单元地址;
B选择进行信息传输的设备;
C选择外存地址;
D指定主存和I/O设备接口电路的地址;
3.同步传输之所以比异步传输具有较高的传输频率是因为同步传输_C_____。
A不需要应答信号;
B总线长度较短;
C用一个公共时钟信号进行同步;
D各部件存取时间较为接近;
4.采用串行接口进行七位ASCⅡ码传送,带有一位奇偶校验位为1位起始位和1位停止位,当波特率为9600波特时,字符传送速率为__A____。
A.960B.873C.1371D.480
5.在32位总线系统中,若时钟频率为500MHZ,传送一个32位字需要5个时钟周期,则该总线系统的数据传输速率为__B____MB/S。
A200B400C600D800
二、填空题
1.在计算机系统中,多个系统部件之间信息传送的公共通路称为A.__总线____。
就其所传送信息的性质而言,在公共通路上传送的信息包括数据、B.___地址___、C.__控制____信息。
2.总线控制主要包括___判优___控制和___通信___控制。
三、简答题
1.总线的异步通信和同步通信的特点和区别?
同步通信特点:
通信双方由统一时标控制数据传送,时标通常由CPU的总线控制部件发出,送到总线上的所有部件;也可由每个部件各自的时序发生器发出,但必须由总线控制部件发出的时钟信号对它们进行同步.优点是规定明确、统一,模块间的配合简单一致;缺点是主、从模块时间配合属于强制性同步,必须在限定时间内完成规定的要求。
异步通信特点:
克服了同步通信缺点,允许各模块速度的不一致性,没有公共的时钟标准,不要求所有部件严格统一操作时间,而是采用应答方式,即当主模块发出请求信号时,一直等待从模块反馈回来响应信号后,才开始通信.异步通信应答方式分为不互锁、半互锁和全互锁。
2集中式仲裁有几种方式?
画出各方式的逻辑图。
常见集中控制优先权仲裁方式分为:
链式查询、计数器定时查询、独立请求方式.图略
3、为什么要设立总线仲裁机构?
系统中多个设备或模块可能同时申请对总线的使用权,为避免产生总线冲突,需由总线仲裁机构合理地控制和管理系统中需要占用总线的申请者,在多个申请者同时提出总线请求时,以一定的优先算法仲裁哪个应获得对总线的使用权。
4.系统总线分为几类?
它们各有什么作用?
按系统总线传输信息的不同可分为三类:
数据总线、地址总线和控制总线.
数据总线用来传输各功能部件之间的数据信息,它是双向传输总线,其位数与机器字长、存储字长有关.地址总线主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址;控制总线是用来发出各种控制信号的传输线,它的传输是单向的
四、计算题
见例3.1、例3.2、例3.3
第四章
1.计算机系统中的存贮器系统是指__D____。
ARAM存贮器
BROM存贮器
C主存贮器
Dcache、主存贮器和外存贮器
2.存储单元是指__C____。
A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合
C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合;
3.某一RAM芯片,其容量为512×8位,包括电源和接地端,该芯片引出线的最小数目应是__D____。
A23B25C50D19
4.某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为___D___。
A64,16B16,64C64,8D16,16。
5.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是___C___。
A4MBB2MBC2MD1M
6.某计算机字长32位,其存储容量为4MB,若按字编址,它的寻址范围是___A___。
A.1MB.4MBC.4MD.1MB
7.某计算机字长16位,它的存贮容量是64KB,若按字编址,那么它的寻址范围是___B___
A.64KB.32KC.64KBD.32KB
8.主存储器是计算机系统的记忆设备,它主要用来__C____。
A存放数据B存放程序C存放数据和程序D存放微程序
9.微型计算机系统中,操作系统保存在硬盘上,其主存储器应该采用__C____。
ARAMBROMCRAM和ROMDCCP
10.某SRAM芯片,其容量为512×8位,包括电源端和接地端,该芯片引出线的最小数目应为__D____。
A23B25C50D19
11.EPROM是指__D____。
A.读写存储器B.只读存储器
C.闪速存储器D.光擦除可编程只读存储器
(12.)以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是___C___。
ADRAMBSRAMC闪速存储器DEPROM
13.下面常见的只读存储器中,__A____只能有生产厂家在生产芯片的过程中写入,用户无法修改。
A.只读ROMB.PROMC.EPROMDEEPROM
14.动态RAM是指._C___。
A工作时存储内容变化B工作中需动态地改变访问地址
C每隔一定时间要对存储内容进行刷新D每次读出后都需要根据原内容重写一遍
14.交叉存贮器实质上是一种__A____存贮器,它能_____执行______独立的读写操作。
A模块式,并行,多个B模块式串行,多个
C整体式,并行,一个D整体式,串行,多个
15.主存贮器和CPU之间增加cache的目的是_A_____。
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
16.cache用于存放主存数据的部分拷贝,主存单元地址与cache单元地址之间的转换工作由_A____完成。
A硬件B软件C用户D程序员
17.相联存贮器是按___C___进行寻址的存贮器。
A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式
18.多总线结构的计算机系统,采用A方法,对提高系统的吞吐率最有效。
A多端口存贮器B提高主存的速度;
C交叉编址多模块存贮器;D高速缓冲存贮器
19.cache存储器的内容应该与主存储器的相应单元内容__B____。
A保持一致B可以不一致C无关D有关
20.cache存储器的速度应该比从主存储器取数的速度__A___。
A快B稍快C相同D慢
21cache存储器的内容是__B___调入的。
A操作系统B执行程序时逐步C指令系统设置的专用指令D软件
22.采用虚拟存贮器的主要目的是__B____。
A提高主存贮器的存取速度;
B扩大主存贮器的存贮空间,并能进行自动管理和调度;
C提高外存贮器的存取速度;
D扩大外存贮器的存贮空间;
23.常用的虚拟存储系统由__B____两级存储器组成,其中辅存是大容量的磁表面存储器。
A.cache—主存B.主存—辅存C.cache—辅存D.通用寄存器—主存
24.虚拟存储器的逻辑地址位数比物理地址__A___。
A多B少C相等D不一定
二、填空题:
1.对存储器的要求是A.__容量大____,B.___速度快__,C.__成本低____。
为了解决这三方面的矛盾计算机采用多级存储体系结构。
2.主存储器是计算机系统中的记忆设备,它主要用来存放__程序和数据___。
3.相联存储器不按地址而是按A.__内容____访问的存储器,在cache中用来存放B._行地址_____,在虚拟存储器中用来存放C._页表和段表_____。
4.Cache是一种A.高速缓冲______存储器,是为了解决CPU和主存之间B._速度_____不匹配而采用的一项重要硬件技术。
三、简答题
1、存储器的分类有哪些?
列举出存储器的层次结构。
存储器的分类有:
1.按存储介质分类、按存取方式分类、按在计算机中的作用分类.存储器层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上:
1.Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存.2.主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
2.什么是刷新?
DRAM为什么要刷新?
列举刷新的几种方式,各自的优缺点。
刷新:
对DRAM定期进行的全部重写过程.刷新原因:
因电容泄漏而引起的DRAM所存信息衰减需要及时补充,因此安排定期刷新操作.常用刷新方法有三种:
集中刷新、分散刷新、异步刷新.集中刷新:
在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间.分散刷新:
在每个读/写周期之后插入一个刷新周期,无CPU访存死时间.异步刷新:
是集中式和分散式的折衷,既可缩短"死时间",又充分利用最大刷新间隔为2ms的特点.
3.什么是CACHE,它和主存的关系是?
其工作过程?
Cache(高速缓冲存储器)用于存放主存数据的部分拷贝,主存单元地址与Cache单元地址之间的转换工作由硬件完成。
4.什么是虚拟存储器,采用虚拟存储器技术解决什么问题?
5.程序访问的局部性原理是什么?
三、计算题
1、CPU执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次数为200次。
已知cache存取周期为40ns,主存存取周期为160ns。
求:
1.Cache命中率H。
2.Cache/主存系统的访问效率e。
3.平均访问时间Ta。
(可参考例4.7)
2、一个容量为16K×32位的存储器,其地址线和数据线的总和是多少?
当选用下列不同规格的存储芯片时,各需多少片?
1K×4位、2K×8位、4K×4位、16K×1位、4K×8位、8K×8位
3、已知某字符的编码为“0100101”,若最高位增加一个偶校验位,则其编码是什么?
四、设计题
用16K×1位的DRAM芯片构成存储器。
要求:
(1)构成64K×1位的存储器,画出该芯片组成的存储器逻辑框图。
(2)构成16K×8位的存储器,画出该芯片组成的存储器逻辑框图。
五、作业题
4.14
4.39
4.41
第5章输入输出系统
一选择题
1.微型机系统中,主机和高速硬盘进行数据交换一般采用C方式。
A.程序查询B.程序中断C.DMA
2.主机与设备传送数据时,采用A,主机与设备是串行工作。
A.程序查询方式B.中断方式C.DMA方式
3.主机与I/O设备传送数据时,采用C,CPU的效率最高。
A.程序查询方式B.中断方式C.DMA方式
4.中断发生时,程序计数器内容的保护和更新,是由A完成的。
A.硬件自动B.进栈指令和转移指令C.访存指令
5.中断向量地址是C。
A.子程序入口地址B中断服务程序入口地址C中断服务程序入口地址的地址
6.采用DMA方式传送数据时,每传送一个数据要占用C的时间。
A.一个指令周期B一个机器周期C一个存储周期
7.I/O编址方式通常可分统一编址和不统一编址,B。
A统一编址就是将I/O地址看做是存储器地址的一部分,可用专门的I/O指令对设备进行访问
B不统一编址是指I/O地址和存储器地址是分开的,所有对I/O访问必须有专门的I/O指令
C统一编址是指I/O地址和存储器地址是分开的,所以可用访存指令实现CPU对设备的访问
8.计算机的外部设备是指B。
A磁盘机B输入输出设备C电源及空调设备
9.I/O采用统一编址时,进行输入输出操作的指令是B。
A控制指令B访存指令C输入输出指令
10.I/O采用不统一编址时,进行输入输出操作的指令是C。
A控制指令B访存指令C输入输出指令
11.中断服务程序的最后一条指令是C。
A转移指令B出栈指令C中断返回指令
12DMA方式的接口电路中有程序中断部件,其作用是C。
A实现数据传送B向CPU提出总线使用权C向CPU提出传输结束
13.键盘、鼠标、显示器、打印机属于C设备。
A机一机通信B计算机信息存储C人机交互
二.填空题
1.I/O接口电路通常具有选址、传送命令、传送数据和反应I/O设备工作状态功能。
2.I/O的编址方式可分为不统一编址和统一编址两大类,前者需有独立的I/O指令,后者可通过访存指令和设备交换信息。
3.I/O和CPU之间不论是采用串行传送还是并行传送,它们之间的联络方式(定时方式)可分为立即响应、同步定时、异步定时三种。
4.一次中断处理过程大致可分为中断请求、中断判优、中断响应、中断服务和中断返回等五个阶段。
5.在DMA方式中,CPU和DMA控制器通常采用三种方法来分时使用主存,它们是停止CPU访问主存、周期挪用和DMA和CPU交换访问主存。
6.单重中断的中断服务程序的执行顺序为保存现场、设备服务、恢复现场、开中断和中断返回。
7.多重中断的中断服务程序的执行顺序为保护现场、开中断、设备服务、恢复现场和中断返回。
8I/O与主机交换信息的方式中,程序查询方式设备与CPU串行工作,而且传送与主程序串行工作;中断方式传送与主程序也是串行工作,但设备与CPU并行工作,DMA方式设备与CPU不仅并行工作,而且传送与主程序也是并行工作的。
三.问答题
1.为什么外围设备要通过接口与CPU相连?
接口有哪些功能?
(1)一台机器通常配有多台外设,它们各自有其设备号(地址),通过接口可实现对设备的选择。
(2)I/O设备种类繁多,速度不一,与CPU速度相差可能很大,通过接口可实现数据缓冲,达到速度匹配。
(3)I/O设备可能串行传送数据,而CPU一般并行传送,通过接口可实现数据串并格式转换。
(4)I/O设备的入/出电平可能与CPU的入/出电平不同,通过接口可实现电平转换。
(5)CPU启动I/O设备工作,要向外设发各种控制信号,通过接口可传送控制命令。
(6)I/O设备需将其工作状况(“忙”、“就绪”、“错误”、“中断请求”等)及时报告CPU,通过接口可监视设备的工作状态,并保存状态信息,供CPU查询。
可见归纳起来,接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能(包括缓冲、数据格式及电平的转换)。
2.一般小型或微型机中,I/O与主机交换信息有几种方式?
各有何特点?
哪种方式CPU效率最高?
I/O与主机交换信息有5种控制方式:
1.程序查询方式:
是由CPU通过程序不断查询I/O设备是否已做好准备,从而控制I/O设备与主机交换信息;2.程序中断方式:
CPU执行程序与I/O设备做准备是同时进行的,CPU的资源得到了充分利用;3.直接存储器存取方式(DMA):
主存与I/O设备之间有一条数据通路,主存与I/O设备交换信息时,无须调用中断服务程序,进一步提高了CPU的资源利用率;4.I/O通道方式:
在与主机交换信息时,CPU不直接参与管理,故提高了CPU的资源利用率;5.I/O处理机方式:
基本独立于主机工作,既可完成I/O通道要完成的I/O控制,又可完成码制变换、格式处理、数据块检错、纠错等操作,具有I/O处理机的输入输出系统与CPU工作的并行性更高.
3.DMA方式中的中断请求和程序中断方式中的中断请求有何区别?
普通中断方式是在数据缓冲寄存器满后,发中断请求,CPU进行中断处理
DMA方式则是以数据块为单位传输的,在所要求传送的数据块全部传送结束时要求CPU进行中断处理,大大减少了CPU进行中断处理的次数
总结:
DMA方式不需CPU干预传送操作,仅仅是开始和结尾借用CPU一点时间,其余不占用CPU任何资源,中断方式是程序切换,每次操作需要保护和恢复现场
中断控制方式虽然在某种程度上解决了上述问题,但由于中断次数多,因而CPU仍需要花较多的时间处理中断,而且能够并行操作的设备台数也受到中断处理时间的限制,中断次数增多导致数据丢失。
DMA方式和通道方式较好地解决了上述问题这两种方式采用了外设和内存直接交换数据的方式。
只有在一段数据传送结束时,这两种方式才发出中断信号要求CPU做善后处理,从而大大减少了CPU的工作负担。
5.在什么条件和什么时间,CPU可以响应I/O的中断请求?
CPU响应I/O中断请求的条件和时间是:
当中断允许状态为1(EINT=1),且至少有一个中断请求被查到,则在一条指令执行完时,响应中断。
另外有教材课后习题:
第212-213页:
5.1,5.2,5.3,5.14,5.15,5.23,5.29,5.33
第6章计算机的运算方法
一.选择题
1.设存储器位数为8位,机器数采用补码形式(含1位符号位)。
对应于十进制数-27,寄存器内容为C。
A27HB9BHCE5H
2.对真值0表示形式唯一的机器数是A。
A原码B.补码和移码C反码D以上都不对
3.某机字长8位,采用补码形式(其中1位为符号位),则机器数所能表示的范围是C。
A-127~+127B-128~+128C-128~+127
4.16位长的浮点数,其中阶码7位(含1位阶符),尾数9位(含1位数符),当浮点数采用原码表示时,所能表示的数的范围是D;当采用补码表示时,所能表示的数的范围是B。
A-264~264(1-2-8)B-263~263(1-2-8)C-263~263(1-2-9)D-263(1-2-8)~263(1-2-8)
5.[x]补=1.000…0,它代表的真值是B。
A-0B-1C+1
6.设[x]原=1.x1x2x3x4,当满足下列C时,x>
成立。
Ax1必为0,x2~x4至少有一个为1
Bx1必为0,x2~x4任意
Cx1必为1,x2~x4任意
7.设x为整数,[x]反=1,1111,对应的真值是C。
A-15B-1C-0
8.在整数定点机中,机器数采用补码,双符号位,若它的十六进制表示为C0H,则它对应的真值是C。
A-1B+3C-64
9.若9BH表示移码(含1位符号位),其对应的十进制数是A。
A27B-27C-101D101
10.设寄存器内容为10000000,若它等于0,则为D。
A原码B补码C反码D移码
11.大部分计算机内的减法是用A实现。
A将被减数加到减数中B从被减数中减去减数
C补数的相加D从减数中减去被减数
12.在浮点机中,判断原码规格化形式的原则是B。
A尾数的符号位与第一数位不同B尾数的第一数位为1,数符任意
C尾数的符号位与第一数位相同D阶符与数符不同
13.在浮点机中,判断补码规格化形式的原则是C。
A尾数的第一数位为1,数符任意B尾数的符号位与第一数位相同
C尾数的符号位与第一数位不同D阶符与数符不同
14.设机器数字长8位(含1位符号位),若机器数BAH为原码,则算术左移一位得,算术右移一位得C。
AF4H;EDHBB4H;6DHCF4H;9DHDB5H;EDH
15.运算器由许多部件组成,其核心部分是B。
A数据总线B算术逻辑运算单元C累加寄存器D多路开关
16.设机器数字长为16位(含1位符号位),若用补码表示定点小数,则最大正数为。
A1-215B1-2-15C215-1D215
17.计算机中表示地址时,采用B。
A原码B补码C反码D无符号数
18.浮点数的表示范围和精度取决于。
A阶码的位数和尾数的机器数形式B阶码的机器数形式和尾数的位数
C阶码的位数和尾数的位数D阶码的机器数形式和尾数的机器数形式
19.在运算器中不包含B。
A状态寄存器B数据总线CALUD地址寄存器
20.在定点补码运算器中,若采用双符号位,当时表示结果溢出。
A双符号位相同B双符号位不同C两个正数相加D两个负数相加
21.?
在浮点数加减法的对阶过程中,B。
A将被加(减)数的阶码向加(减)数的阶码看齐
B将加(减)数的阶码向被加(减)数的阶码看齐
C将较大的阶码向较小的阶码看齐
D将较小的阶码向较大的阶码看齐
22.在浮点数中,当数的绝对值太大,以至于超过所能表示的数据时,称为浮点数的D。
A正上溢B上溢C正溢D正下溢
二.填空题
1.机器数为补码,字长16位(含1位符号位),用十六进制写出对应于整数定点机的最大正数补码是,最小负数补码是。
2.某整数定点机,字长8
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机组成题库 计算机 组成 题库