DSP结业论文DOC.docx
- 文档编号:12201454
- 上传时间:2023-04-17
- 格式:DOCX
- 页数:12
- 大小:107.54KB
DSP结业论文DOC.docx
《DSP结业论文DOC.docx》由会员分享,可在线阅读,更多相关《DSP结业论文DOC.docx(12页珍藏版)》请在冰豆网上搜索。
DSP结业论文DOC
《DSP原理与应用》结课论文
DSP在电源设计中的应用
专业:
农业电气化与自动化
班级:
农电10
姓名:
学号:
201040720
目录
1.设计目的1
2.设计题目描述及要求1
3.报告内容1
3.1设计方案1
3.2DDS的DSP实现2
3.2.1DDS原理2
3.2.2DDS工作模式选择3
3.2.3DSP实现DDS的优势3
3.2.4基于DSP的DDS的参数设计4
3.2.4.1标准时钟脉冲
的设计4
3.2.4.2相位累加器宽度W的选取4
3.2.4.3周期波形点数P的选取4
3.3信号测量5
3.3.1频率测量5
3.3.2有效值测量6
3.3.3相位测量6
4.总结8
1.设计目的
采用分立元件或CPLD、FPGA进行电源的信号发生和测量的设计,会增加硬件设计复杂程度,延长开发周期。
为了简化电源信号发生及测量的硬件设计,缩短开发周期,本文提出一种基于DSP的嵌入式操作平台,采用DDS(直接数字式频率合成器)及乘法器矢量测量技术的设计方案。
该方案利用DSP的高速运算能力,通过实时计算来实现分立元件或CPLD、FPGA的硬件逻辑功能。
2.设计题目描述及要求
电源的信号测控部分由DDS[1]信号发生和信号测量组成。
DDS在电源设计中的应用早已存在。
在早期的DDS设计中,硬件组成由计数器、触发器等多种多个分立逻辑元件组成;而在出现可编程逻辑器件CPLD、FPGA后,DDS的硬件构成简化了许多。
电源的信号测量,分为频率、幅值及相位的测量。
频率的测量采用脉冲填充法;幅值测量则随着A/D转换器的采样速度及处理器速度的提高,由原来的有较大延迟的真有效值转换发展为周期实时采样计算;相位测量则在幅值测量的基础上,由原来的间相脉冲填充法发展为乘法器矢量测量[2]。
DSP的高速处理能力,使其可以实现DDS中的CPLD或FPGA及测量电路中的模拟数字混合乘法器的功能,从而使电源的信号发生及测量的硬件设计更简单。
3.报告内容
3.1设计方案
方案设计如图1所示。
DSP以等时间间隔快速、连续读取扩展程序存储器中的波形数据,送入并行高速D/A,并行高速D/A即可输出预设信号波形。
输出信号幅值的调整不如波形数据读取操作那么频繁,且对操作完成时间的长短、精度要求也不如波形数据读取高,所以选择串行多通道D/A。
这样既可以降低成本,又可以简化部分硬件设计。
以Ⅳ个波形读取时间间隔为计时基础,DSP通过并行高速A/D对经信号处理后的被测信号进行连续采样,通过计算,可得出被测信号有效值及相位。
3.2DDS的DSP实现
3.2.1DDS原理
DDS是利用相位累加原理直接合成所需波形的一种频率合成技术,典型的DDS模型由w位相位累加器、移相加法器、波形存储器ROM查找表(LUT)、D/A转换器(DAC)以及低通滤波器(LPF)构成。
其中相位累加器由W位加法器与W位累加寄存器级联构成。
DDS工作时,每来一个时钟脉冲P,加法器将相位步进值A0与累加寄存器输出的累加相位数据相加,把相加后的结果送至累加寄存器的数据输入端。
累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端,以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
相位累加器输出的数据作为查表地址,从波形存储器(ROM)中提取对应的波形抽样值(二进制编码),送人D/A转换器C中。
在相位累加器的数据输出范围0~2一1,与波形存储器中一个完整周期波形的地址,按照特定的函数关系对应起来的前提下,相位累加器的每次溢出,DDS就相应的输出了一个周期的波形。
因此,相位累加器的溢出频率就是DDS输出的信号频率。
由此可推导出DDS输出的信号频率公式:
(1)
式中
为DDS输出频率;
为标准时钟脉冲,固定值;A0为相位步进值,符号整数,无单位;W为相位累加器宽度。
从公式
(1)可以看出,在相位累加器宽度W为定值、相位步进值
为1时,可得出DDS的最小输出频率,即DDS的频率分辨率。
因此,只需要调整相位步进值
,就可以使DDS的频率以
的整数倍输出。
3.2.2DDS工作模式选择
根据公式
(1)可以看出,在相位累加器宽度W为定值的前提下,DDS的输出频率,取决于
和
。
取值为DDS的相位分辨率时,DDS输出信号的每个周期由固定点数组成,此时
与
成比例关系,DDS为调频模式i为定值时,DDS输出信号在单位时间内由固定点数组成,此时
与
成比例关系,DDS为调相模式。
调频模式,其关键点为采用锁相环技术对预置输出频率进行倍频[3-4]。
与调相模式相比,调频模式不仅要多出锁相环及相应倍频逻辑电路的设计,且在进行频率调整时,信号会有短时间的失锁,造成输出信号的振荡。
因此,调相模式是本设计中DDS的最佳选择。
3.2.3DSP实现DDS的优势
无论是用分立逻辑器件还是CPLD或FPGA设计DDS,其目的都是为了将相位累加器的累加、输出、波形数据查表等这些运算处理通过硬件电路高速实现。
唯一的区别就是应用CPLD或FPGA设计DDS,可以将诸多分立器件实现的逻辑电路,通过VHDL等编程语言编程固化在单一芯片上,从而达到简化硬件电路设计目的[5-6]。
而采用DSP设计DDS,则完全可以利用其高速运算能力,通过软件编程来完成相位累加器的累加、输出、波形数据查表等运算。
因此,相比于采用CPLD或FPGA,采用DSP设计DDS更灵活高效。
3.2.4基于DSP的DDS的参数设计
3.2.4.1标准时钟脉冲
的设计
从公式
(1)可以看出,在相位累加器宽度W为定值、相位步进值
为1时,可得出DDS的最小输出频率,即DDS的频率分辨率
。
因此,只需要调整相位步进值
,就可以使DDS的频率
的整数倍输出。
(2)
式中P为DDS输出信号的每个周期的组成点数。
将式
(2)代人式
(1),可得:
(3)
在P足够多且每点波形数据分辨率与P匹配的前提下,即可忽略DDS信号输出的高频谐波含量,从而省略硬件设计中的滤波器环节,避免了由滤波器产生的相位偏移。
当P=10000时,完全可以满足要求。
如设计最大输出频率65Hz,可得
=0.65MHz。
可利用DSP计数器的中断产生。
考虑到DSP的工作频率均为MHz的整数倍,所以
取值1MHz,更加便于中断的准确产生。
3.2.4.2相位累加器宽度W的选取
P=10000时,取值27即可满足设计频率调节细度≤0.01Hz的要求。
但相位累加值0在DSP中定义为4字节的操作数,取值27时,DSP需对相位累加值进行上限判断处理后再提取波形数据,从而产生细小的波形畸变并增加一定的运算量。
考虑到可利用操作数的自然溢出来减少DSP的判断及运算操作,所以W取值32。
3.2.4.3周期波形点数P的选取
在不考虑四舍五人取值的前提下,相位累加器的输出值与波形数据表数组下标的函数关系如下:
(4)
式中A为波形数据数组下标;P为波形数据点数;
为相位累加器输出值。
由于DSP中没有现成的除法指令[7],除法是靠被除数与除数之问的移位相减来实现的,采用该函数的算法将增加DSP的运算量。
因此,可以通过事先将P÷2W作为系数,减少求数组下标运算步骤。
但P÷2W可能为小数,如果取整计算,将使下标出现跳跃性变化,导致输出波形畸变增大。
不取整计算时,如使用定点DSP,虽然价格便宜且运算速度较快,但会增加系统运算量。
而使用浮点DSP,运算速度较慢且硬件费用会有相对提高。
考虑到DSP要进行多线程的任务工作,需要较快的运算速度,因此选用定点DSP,并对波形数据数组下标的算法进行进一步的改进。
将公式(4)中P的点数由相位调节细度要求的最低点数
调整至大于
的最小的2的X次幂。
将P代入公式(4),简化得:
(5)
在DSP中,所有的值都用二进制来表示。
所以,在公式(5)里所有变量的取值均为无符号整数的前提下,A的获得就简化成了对
进行(W-X)次的右移。
从而大大降低DSP的运算量。
以相位分辨率
为例,P取值16384=
,A的表达式即化简为
。
3.3信号测量
信号需要测量频率、有效值、相位三个参量。
信号处理电路采用传统的互感器采样加低通滤波。
电压信号处理电路比电流信号处理电路,多设置一过零比较的波形变换功能单元,其作用是将电压被测信号由正弦波变换为方波,为信号测量提供周期信号。
3.3.1频率测量
频率测量相对简单,采用传统的脉冲填充法,即DSP利用周期方波作为中断信号,用DSP的计数脉冲的频率除以中断间隔内计数器的计数脉冲数,就可获得输出信号的频率。
3.3.2有效值测量
有效值测量即对被测信号进行区域内积分后取平均值。
通过RC电路实现硬件积分,响应速度慢,且增加相应的硬件开销。
而利用DSP的高速计算能力,通过相应计算即可得出有效值,可提高相应速度,节省硬件开销[8-9]。
正弦波有效值的计算公式:
(6)
式中
为有效值;T为采样周期;Um为被测正弦波峰值;w为被测正弦波角频率;
为被测正弦波初始相位。
积分的计算过程,等价于在积分区间内对被测信号进行足够多的、等间隔采样,并进行累加求和计算。
因此,公式(6)可变换为:
(7)
式中N为测量周期内的采样次数;Un为采样值。
为保证测量值的准确,被测信号每个周期内的采样次数应≥100。
因此,在以标准时钟脉冲
(1MHz)为计时基准、被测信号最高频率65Hz时,每次采样间隔应≤153个标准时钟脉冲。
3.3.3相位测量
相位的测量,借鉴了模拟数字混合乘法器进行矢量测量的原理。
模拟数字混合乘法器进行矢量测量的原理如下:
对于正弦信号,矢量测量就是测量相对于标准
正弦信号的相位和幅值。
如图2所示,设被测信号V(t)=U(t)sin(
),两片Rom中分别存有正弦和余弦函数表,锁相环实现数字sin^(
),cos^(
)与V(t)同频同步。
模拟信号V(t)输入到乘法型D/A的参考电压端,与数字量sin^(
),
cos^(
)在D/A转换器实现模拟数字混合乘法运算,低通滤波器完成积分求平均值运算,低通滤波输出的是直流信号。
(8)
(9)
被测信号的幅值和相角分别为:
(10)
(11)
综上所述,模拟数字混合乘法器矢量测量的原理可简述为,将被测信号幅值与标准正弦、余弦分别相乘并计算其有效值,然后通过对两有效值进行反正切运算即可获得被测信号与标准信号的相位差。
从公式(8)、(9)可以看出,被测信号的采样值,在相位测量中可被重复利用。
因此相位测量也可以采用与有效值测量相同的时钟脉冲及采样间隔。
从图2中可以看出,被测信号与标准正弦D/A、余弦D/A的相乘,其实质是被测信号采样值与标准正弦、余弦查表值相乘。
由于相位测量的采样以标准时钟脉冲
为计时基准,每次采样前必有一个刚被查表取出的电压正弦波数据值被送至D/A输出,该数据值对应相位累加器输出值
。
根据正弦与余弦的函数关系式cos
=sin(
+
),将
偏移
(此操作等价于移相
)后查表获得余弦数据值。
因此,模拟数字混合乘法器矢量测量相位,完全可以通过DDS的查表功能与有效值测量功能相结合,利用软件来实现。
4.总结
通过对DDS和模拟数字混合乘法器矢量测量原理的分析,提出了以DSP嵌入式系统为硬件基础,利用软件编程实现DDS相位逻辑运算、积分运算、矢量的模拟数字混合乘法的设计思路。
采用该设计思路进行电源,可大大简化硬件设计,节省硬件成本,缩短开发时间。
参考文献
[1]肖汉波.一种基于DDS芯片AD9850的信号源[J].电讯技术,2003,
(2):
47—50.
[2]张浩,梁原华,林海军.用模拟数字混合乘法器实现矢量测量的原理及误差分析[J].电测与仪表,2004,(9):
5—8.
[3]宋吉江,牛轶霞.锁相环技术及CD4046的结构和应用[J].半导体技术,2000,(3):
60—63.
[4]张大华.锁相环集成电路CD4046及其在自动化仪表中的应用[J].1丁业计量,2003,13(6):
30—32.
[5]毕红军,张永瑞.利用单片机和CPLD实现直接数字频率合成(DDS)[J].现代电子技术,2002,(11):
9l一93.
[6]张凯琳,苏淑靖,刘利生,易春莉,郑文强.基于FPGA的DDS多路信号源设计[J]电测与仪表,2011,(3):
63—65.
[7]李勇,刘胜,甄体智.C64x+DSP内核分析及其性能评价[J].计算机研究与发展,2009,46():
131—133.
[8]卓浩泽,龚仁喜,谢玲玲,韦炯全.基于FPGA的多路高速数据采集系统的设计[J].电测与仪表,2011,(9):
65—68.
[9]高瑜,焦文潭.基于DSP交流采样电路设计与实现[J]电测与仪表,2011,(5):
72—74.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP 结业 论文 DOC