modelsim实验教程.docx
- 文档编号:1209804
- 上传时间:2022-10-19
- 格式:DOCX
- 页数:30
- 大小:1.75MB
modelsim实验教程.docx
《modelsim实验教程.docx》由会员分享,可在线阅读,更多相关《modelsim实验教程.docx(30页珍藏版)》请在冰豆网上搜索。
modelsim实验教程
Modelsim篇
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
其主要特点为:
(1)RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真;
(2)单内核VHDL和Verilog混合仿真;
(3)源代码模版和助手,项目管理;
(4)集成了性能分析、波形比较、代码覆盖、数据流ChaseX、SignalSpy、虚拟对象VirtualObject、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能;
(5)C和Tcl/Tk接口C调试;
(6)对SystemC的直接支持,和HDL任意混合;
(7)支持SystemVerilog的设计功能;
(8)对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL;
(9)ASICSignoff。
ModelSim分几种不同的版本:
SE、PE、LE和OEM,其中SE是最高级的版本,而集成在Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。
SE版和OEM版在功能和性能方面有较大差别,比如对于大家都关心的仿真速度问题,以Xilinx公司提供的OEM版本ModelSimXE为例,对于代码少于40000行的设计,ModelSimSE比ModelSimXE要快10倍;对于代码超过40000行的设计,ModelSimSE要比ModelSimXE快近40倍。
ModelSimSE支持PC、UNIX和LINUX混合平台;提供全面完善以及高性能的验证功能;全面支持业界广泛的标准;MentorGraphics公司提供业界最好的技术支持与服务。
Modelsim在IC设计中有重要作用,根据客户提出的要求定义功能后,完成代码的编写,并用modelsim进行前仿真。
前仿真通过后,对设计进行布局布线等处理,再用modelsim对设计进行后仿真。
如图1所示:
图1
Modelsim的仿真流程如图2所示,设计规格制定好之后,进行代码编写,然后对设计进行功能仿真、代码覆盖率仿真等,查看是否有不符合设计要求的地方,如果有则进行修改,继续用modelsim进行各个步骤的仿真,直到符合要求时,查看覆盖率,如果覆盖率也符合要求则结束仿真,否则修改源代码或者testbench继续仿真。
图2
实验一:
前仿真
1.实验目的
通过实验掌握如何用modelsim进行简单的功能仿真。
2.实验内容
编译代码,进行功能仿真。
3.实验原理
(1)什么是前仿真
前仿真也称功能仿真,主旨在于验证电路功能是否符合设计要求,其特点是不考虑门延迟与线路延迟,主要是验证电路与理想情况是否一致。
(2)前仿真原理
当对要仿真的目标文件进行仿真时,需要给文件中的各个输入变量提供激励源,并对输入波形进行严格的定义,这种对激励定义的文件就称为testbench,即测试文件。
Testbench,顾名思义就是测试平台的意思。
简单来说,在仿真的时候Testbench用来产生测试激励给待验证设计CDUV),或者称为待测设计CDUT),同时检查DUV的输出是否与预期的一致,达到验证设计功能的目的,如图3所示。
图3
Testbench概念的提出为我们提供了一一个很好的验证芯片的平台。
仿真因EDA工具和设计复杂度的不同而略有不同,对于简单的设计,特别是一些小规模的CPLD设计来说,一般可以直接使用开发工具内嵌的仿真波形工具绘制激励,然后进行功能仿真。
另外」种较为常用的方式是,使用HDL(硬件描述语言)编制TestbenchC仿真文件),通过波形或自动比较工具,分析设计的正确性,并分析Testbench自身的覆盖率和正确性。
基于Testbench的仿真流程如图4所示。
图4
图4基于Testbench的仿真流荐
从图中可以清晰地看出Testbench的主要功能:
(1)为DUT(DesignUnderTest,待测试设计)提供激励信号:
(2)正确实例化DUT;
(3)将仿真数据显示在终端或者存为文件,也可以显示在波形窗口中以供分析检查;
(4)复杂设计可以使用EDA工具,或者通过用户接口自动比较仿真结果与理想值,实现
结果的自动检查。
前两点功能主要和Testbench的编写方法或CodingStyle相关,后两点功能主要和仿真工具的功能特性及支持的用户接口相关。
如何编写规范、高效、合理的测试激励是本章所要论述的重点问题。
另外个Testbench设计好以后,可以为芯片设计的各个阶段服务。
比如在对RTL代
码、综合同表和布线之后的网表进行仿真的时候,都可以采用同一个Testbench。
4.实验步骤
第一步:
打开modelsim软件并建立工程
登陆工作站后,进入命令界面,输入命令vsim,按回车键,打开modelsim软件,如图5所示
图5
选择File选项,点击File-->new-->project,如图6所示:
图6
然后弹出如图7所示界面,需要给所建立的工程起名,为了方便管理,工程名可以与顶层模块名字相一致。
ProjectLocation一栏表示的是工程所在目录,work代表工作库,里面包含所有编译过的文件。
图7
输入工程名,并确定了工程所在位置后,点OK。
第二步:
加入源文件并编译
建立好工程后,会弹出图8所示窗口,可以选择CreateNewFile来在modelsim中直接编辑代码文件,也可以选择AddExistingFile加入已有的源文件。
图8
也可以通过选择File-->new-->source来编辑源文件,如图9所示:
图9
加入源文件后,可以鼠标选择源文件,点击右键Compile-->CompileSelected来编译源文件。
如图10所示:
图10
也可以点击直接编译源文件。
如图11所示:
图11
选择,可以编译工程里面所有的源文件。
如图12所示:
图12
在Transcript窗口中可以查看编译结果。
如图13所示:
图13
编译的目的是查看编写的源代码是否有语法错误。
编译只能检查语法错误,不能检查功能错误。
如果编译出来有错误,可以双击错误提示,改正错误,再编译。
如图14所示:
图14
第三步:
仿真
编译成功证明源代码没有语法错误,启动仿真器对源文件进行仿真。
选择Simulate-->StartSimulation或者点击按钮,会弹出一个选择框,将EnableOptimization选项勾掉,这是仿真优化选项,会对时钟等进行优化,在功能仿真阶段不需要优化时钟,在后续布局布线中会对其进行优化。
同时要选择仿真的测试文件在work工作库下,选择测试文件,点击OK。
选择后的选择框如图15所示:
图15
在弹出的instance窗口中,选择测试文件点击右键,选择Add-->ToWave-->Allitemsinregion将信号加到波形图中,如图16所示:
图16
加入信号后,点击按钮进行仿真,点击按钮可以停止仿真,查看波形图。
如图17所示:
图17
5.实验结果
图18
可以通过点击按钮将波形图解锁出来,到全屏状态,如图19所示
图19
也可以点击菜单栏的按钮和,将波形放大或者缩小,如图20所示
图20
6.问题
(1)仿真时EnableOptimization选项是什么意思?
为什么不勾选这个选项?
(2)Testbench是什么意思?
在仿真中有什么作用?
一个完善的Testbench包括哪些?
实验二:
代码覆盖率
1.实验目的
通过实验,掌握如何用modelsim进行代码覆盖率的仿真。
2.实验内容
用modelsim进行代码覆盖率检查及分析,并输出覆盖率报告。
4.实验原理
(1)什么是代码覆盖率
代码覆盖率是验证激励是否完备,检验代码质量的一个重要手段。
测试激励的代码覆盖率至少要达到95%以上,才能基本认为代码在逻辑上是通过质量控制的。
如果代码覆盖率较低,则说明仿真没有执行到所有的代码或者测试文件有缺陷。
(2)使用代码覆盖率的目的
代码覆盖率是保证高质量代码的必要条件。
它能有效地衡量测试文件的质量,是仿真效率的一个重要标准。
(3)如何提高代码覆盖率
代码行覆盖和分值覆盖即使达到100%,也不能肯定的说代码已经得到100%的验证。
除非所有的分值覆盖都能进行组合遍历。
在一个大的设计中,只通过一个激励就验证完一个设计或者模块是不现实的。
一方面是从逻辑功能上难以做到。
另一方面是因为如果在一个激励中包括了各种情况,整个仿真过程的速度会非常慢。
所以,一般做法是每个激励只验证电路功能的某个方面,整个电路功能的验证由数个激励完成。
在验证过程中,如果用互斥机制去验证,则能够大大提高代码的覆盖率。
(4)modelsim中的代码覆盖率
Modelsim的代码覆盖率不但能记录各个激励对代码的行覆盖和分值覆盖,而且能够将各个激励的覆盖记录进行合并,做到对覆盖率的全检测。
Modelsim代码覆盖率有如下几种类型:
statement(语句)
分别检查每一行中每一个语句的执行。
branch(分支)
检测每个条件语句如“if/then/else/”以及“case”语句的执行。
condition(条件)
分析“if”中的选项以及多重语句。
expression(表达式)
分析赋值语句右边的表达式
toggle(信号翻转)
检测一个逻辑节点从一个状态转变到另一个状态的次数(如0->11->Z等)
fsm(有限状态机)
检测在仿真过程中达到了多少个状态;检测在状态机仿真过程中有多少次状态变化;
Modelsim代码覆盖率功能Codecoverage,能报告出statement(语句)、branch(分支)、condition(条件)、expression(表达)、toggle(信号翻转)、fsm(有限状态机)等多种覆盖率情况。
5.实验步骤
第一步:
编译选项
在Modelsim的Workspace里选中需要查看代码覆盖率的文件,然后点击右键选择compile—>compileproperties,如21所示:
图21
之后选择“Coverage”选项,出现下图所示的窗口,根据需要选择选项,这里选statement、branch、condition、expression和toggle。
选完点ok。
如图22所示:
图22
第二步:
编译
点工具栏中的,编译所有的选中的文件,成功后进行下面的步骤。
第三步:
仿真
点工具栏中的,出现图23所示的窗口:
图23
(注:
不要选择“Enableoptimization”)
选择Others,出现如图24所示的窗口:
图24
选择“Enablecodecoverage”后点“ok”后出现图25所示的窗口:
图25
然后就可以观察结果。
5.实验结果
下面介绍反映代码覆盖率情况的各个窗口。
Workspace窗口
在workspace窗口选择Files标签页并拖动滚动条到右侧,设计的每个文件显示了语句、分支、条件和表达式等语句的执行覆盖率汇总统计
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- modelsim 实验 教程