电容等效串联电感.docx

电容等效串联电感.docx

《电容等效串联电感.docx》由会员分享，可在线阅读，更多相关《电容等效串联电感.docx（16页珍藏版）》请在冰豆网上搜索。

电容等效串联电感

电容等效串联电感计算公式是什么

各位大虾好,有那位能给我一个金属化膜等效串联电阻及电感的计算公式吗,本人不胜感谢!

∙电容选择上都采用的MLCC的电容进行退耦，常见的MLCC的电容因为介质的不同可以进行不同的分类，可以分成NPO的第一类介质，X7R和Z5V等的第二、三类介质。

EIA对第二、三类介质使用三个字母，按照电容值和温度之间关系详细分类为：

第一个数字表示下限类别温度：

X：

－55度；Y：

－30度；Z：

＋10度

第二个数字表示上限温度：

4：

＋65度；5：

＋85度；6：

105度；7：

125度；8：

150度；

第三个数字表示25度容量误差：

P：

＋10％/-10％；R：

＋15％/-15％；S：

＋22％/-22％；

T：

＋22％/-33％；U：

＋22％/-56％；V：

＋22％/-82％

     例如我们常见的Z5V，表示工作温度是10度～85度，标称容量偏差＋22％/-82％，

     为了做成纯文档的格式，尽量采用文字说明，不不采用图片，这样给理解带来一定的困难，看官们见笑了。

设电源引脚和地引脚的封装电感和引线电感之和分别为：

Lv和Lg。

两个互补的MOS管（接地的NMOS和接电源的PMOS）简单作为开关使用。

假设初始时刻传输线上各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。

在时间T1，使PMOS管导通，电流从PCB板上的VCC流入，流经封装电感Lv，跨越PMOS管，串联终端电阻，然后流入传输线，输出电流幅度为VCC/（2×Z0）。

电流在传输线网络上持续一个完整的返回（Round-Trip）时间，在时间T2结束。

之后整个传输线处于电荷充满状态，不需要额外流入电流来维持。

当电流瞬间涌过封装电感Lv时，将在芯片内部的电源提供点产生电压被拉低的扰动。

该扰动在电源中被称之为同步开关噪声（SSN，SimultaneousSwitchingNoise；SSO，SimultaneousSwitchingOutputNoise）或DeltaI噪声。

      在时间T3，关闭PMOS管，这一动作不会导致脉冲噪声的产生，因为在此之前PMOS管一直处于打开状态且没有电流流过的。

同时打开NMOS管，这时传输线、地平面、封装电感Lg以及NMOS管形成一回路，有瞬间电流流过开关B，这样在芯片内部的地结点处产生参考电平点被抬高的扰动。

该扰动在电源系统中被称之为地弹噪声（GroundBounce，我个人读着地tan）。

实际电源系统中存在芯片引脚、PCB走线、电源层、底层等任何互连线都存在一定电感值，因此上面就IC级分析的SSN和地弹噪声在进行BoardLevel分析时，以同样的方式存在，而不仅仅局限于芯片内部。

就整个电源分布系统来说（PowerDistributeSystem）来说，这就是所谓的电源电压塌陷噪声。

因为芯片输出的开关操作以及芯片内部的操作，需要瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流变化，高速开关电源开关频率也仅有MHz量级。

为了保证芯片附近电源线上的电压不至于因为SSN和地弹噪声降低超过器件手册规定的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就是我们所要的退耦电容。

     如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提供电量的能力越强，由此引起的电源轨道塌陷的值越低，电压值越稳定。

但是，实际的电容并不是理想器件，因为材料、封装等方面的影响，具备有电感、电阻等附加特性；尤其是在高频环境中更表现的更像电感的电气特性。

我们都知道实际电容的模型简单的以电容、电阻和电感建立。

除电容的容量C以外，还包括以下寄生参数：

     1、等效串联电阻ESR（Resr）：

电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。

当有大的交流电流通过电容器，Resr使电容器消耗能量（从而产生损耗），由此电容中常用用损耗因子表示该参数。

     2、等效串联电感ESL（Lesl）：

电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。

     3、等效并联电阻EPRRp：

就是我们通常所说的电容器泄漏电阻，在交流耦合应用、存储应用（例如模拟积分器和采样保持器）以及当电容器用于高阻抗电路时，Rp是一项重要参数，理想电容器中的电荷应该只随外部电流变化。

然而实际电容器中的Rp使电荷以RC时间常数决定的速度缓慢泄放。

      还是两个参数RDA、CDA也是电容的分布参数，但在实际的应该中影响比较小，这就省了吧。

所以电容重要分布参数的有三个：

ESR、ESL、EPR。

其中最重要的是ESR、ESL，实际在分析电容模型的时候一般只用RLC简化模型，即分析电容的C、ESR、ESL。

因为寄生参数的影响，尤其是ESL的影响，实际电容的频率特性表现出阻抗和频率成“V”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL）。

因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。

包括：

  所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。

选用常见的有两种方法计算所需的电容：

简单方法：

由输出驱动的变化计算所需退耦电容的大小；

复杂方法：

由电源系统所允许的最大的感抗计算退耦电容的大小。

     我们假设一个模型，在一个Vcc＝3.3V的SRAM系统中，有36根输出数据线，单根数据线的负载为Cload＝30pF（相当的大了），输出驱动需要在Tr＝2ns（上升时间）内将负载从0V驱动到3.3V，该芯片资料里规定的电源电压要求是3.3V＋0.3V/-0.165V。

     可以看出在SRAM的输出同时从0V上升到3.3V时，从电源系统抽取的电流最大，我们选择此时计算所需的退耦电容量。

我们采用第一种计算方法进行计算，单根数据线所需要的电流大小为：

     I＝Cload×（dV/dt）＝30pF×（3V/2ns）=45mA;

     36根数据线同时翻转时的电流大小为Itot＝45mA×36＝1.62A。

芯片允许的供电电压降为0.165V，假设我们允许该芯片在电源线上因为SSN引入的噪声为50mV，那么所需要的电容退耦电容为：

    C＝I×（dt/dV）＝1.62A×（2ns/50mV）=64nF；

     从标准容值表中选用两个34nF的电容进行并联以完成该值，正如上面提到的退耦电容的选择在实际中并不是越大越好，因为越大的电容具有更大的封装，而更大的封装可能引入更大的ESL，ESL的存在会引起在IC引脚处的电压抖动（Glitching），这个可以通过V＝L×（di/dt）公式来说明，常见贴片电容的L大约是1.5nH，那么V＝1.5nH×（1.62A/2ns）=1.2V，考虑整个Bypass回路的等效电感之后，实际电路中glitch会小于该值。

通过前人做的一些仿真的和经验的数据来看，退耦电容上的Glitch与同时驱动的总线数量有很大关系。

     因为ESL在高频时觉得了电源线上的电流提供能力，我们采用第二种方法再次计算所需的退耦电容量。

这中方法是从BoardLevel考虑单板，即从BypassLoop的总的感抗角度进行电容的计算和选择，因此更具有现实意义，当然需要考虑的因素也就越多，实际问题的解决总是这样，需要一些折中，需要一点妥协。

     同样使用上面的假设，电源系统的总的感抗最大：

     Xmax＝（dV/dI）＝0.05/1.62=31m欧；

     在此，需要说明我们引入的去耦电容是为了去除比电源的去耦电容没有滤除的更高频率的噪声，例如在电路板级参数中串联电感约为Lserial＝5nH，那么电源的退耦频率：

     Fbypass＝Xmax/（2pi×Lserial）＝982KHz，这就是电源本身的滤波频率，当频率高于此频率时，电源电路的退耦电路不起作用，需要引入芯片的退耦电容进行滤波。

另外引入另外一个参数——转折点频率Fknee，该频率决定了数字电路中主要的能量分布，高于该频率的分量认为对数字电路的上升沿和下降沿变化没有贡献。

在High-SpeedDigitalDesign:

AHandBookofBlackMagic这本书的第一章就详细的讨论了该问题，在此不进行详细说明。

只是引入其中推倒的公式：

    Fknee＝（1/2×Tr）＝250MHz，其中Tr＝2ns；

可见Fknee远远大于Fbypass，5nH的串联电感肯定是不行了。

那么计算：

    Ltot＝Xmax/（2pi×Fknee）＝（Xmax×Tr/pi）=19.7pH;

如前面提到的常见的贴片电容的串联电感在1.5nH左右，所需要的电容个数是：

    N＝（Lserial/Ltot）=76个，另外当频率降到Fbypass的时候，也应该满足板级容抗需要即：

Carray=（1/（2pi×Fbypass×Xmax））＝5.23uF；

Celement=Carray/N=69nF.1、电容容值；2、电介质材料；3、电容的几何尺寸和放置位置。

∙添加评论

评论读取中...

取消

∙kpgyeqjgo|2010-01-1601:

25:

50

∙有0人认为这个回答不错|有0人认为这个回答没有帮助

∙磁珠的原理

磁珠的主要原料为铁氧体。

铁氧体是一种立方晶格结构的亚铁磁性材料。

铁氧体材料为铁镁合金或铁镍合金，它的制造工艺和机械性能与陶瓷相似，颜色为灰黑色。

电磁干扰滤波器中经常使用的一类磁芯就是铁氧体材料，许多厂商都提供专门用于电磁干扰抑制的铁氧体材料。

这种材料的特点是高频损耗非常大，具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。

对于抑制电磁干扰用的铁氧体，最重要的性能参数为磁导率μ和饱和磁通密度Bs。

磁导率μ可以表示为复数，实数部分构成电感，虚数部分代表损耗，随着频率的增加而增加。

因此，它的等效电路为由电感L和电阻R组成的串联电路，L和R都是频率的函数。

当导线穿过这种铁氧体磁芯时，所构成的电感阻抗在形式上是随着频率的升高而增加，但是在不同频率时其机理是完全不同的。

 在低频段，阻抗由电感的感抗构成，低频时R很小，磁芯的磁导率较高，因此电感量较大，L起主要作用，电磁干扰被反射而受到抑制，并且这时磁芯的损耗较小，整个器件是一个低损耗、高Q特性的电感，这种电感容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。

 在高频段，阻抗由电阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小但是，这时磁芯的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热能的形式耗散掉。

 铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。

如在印制板的电源线入口端加上铁氧体抑制元件，就可以滤除高频干扰。

铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它也具有吸收静电放电脉冲干扰的能力。

 两个元件的数值大小与磁珠的长度成正比，而且磁珠的长度对抑制效果有明显影响，磁珠长度越长抑制效果越好。

磁珠的选用

1. 磁珠的单位是欧姆，而不是亨特，这一点要特别注意。

因为磁珠的单位是按照它在某一频率

 产生的阻抗来标称的，阻抗的单位也是欧姆。

磁珠的DATASHEET上一般会提供频率和阻抗的特性曲线图，一般以100MHz为标准，比如1000R@100MHz，意思就是在100MHz频率的时候磁珠的阻抗相当于600欧姆。

2.普通滤波器是由无损耗的电抗元件构成的，它在线路中的作用是将阻带频率反射回信号源，

 所以这类滤波器又叫反射滤波器。

当反射滤波器与信号源阻抗不匹配时，就会有一部分能量被反射回信号源，造成干扰电平的增强。

为解决这一弊病，可在滤波器的进线上使用铁氧体磁环或磁珠套，利用滋环或磁珠对高频信号的涡流损耗，把高频成分转化为热损耗。

因此磁环和磁珠实际上对高频成分起吸收作用，所以有时也称之为吸收滤波器。

不同的铁氧体抑制元件，有不同的最佳抑制频率范围。

通常磁导率越高，抑制的频率就越低。

此外，铁氧体的体积越大，抑制效果越好。

在体积一定时，长而细的形状比短而粗的抑制效果好，内径越小抑制效果也越好。

但在有直流或交流偏流的情况下，还存在铁氧体饱和的问题，抑制元件横截面越大，越不易饱和，可承受的偏流越大。

EMI吸收磁环/磁珠抑制差模干扰时，通过它的电流值正比于其体积，两者失调造成饱和，降低了元件性能；抑制共模干扰时，将电源的两根线（正负）同时穿过一个磁环，有效信号为差模信号，EMI吸收磁环/磁珠对其没有任何影响，而对于共模信号则会表现出较大的电感量。

磁环的使用中还有一个较好的方法是让穿过的磁环的导线反复绕几下，以增加电感量。

可以根据它对电磁干扰的抑制原理，合理使用它的抑制作用。

铁氧体抑制元件应当安装在靠近干扰源的地方。

对于输入／输出电路，应尽量靠近屏蔽壳的进、出口处。

对铁氧体磁环和磁珠构成的吸收滤波器，除了应选用高磁导率的有耗材料外，还要注意它的应用场合。

它们在线路中对高频成分所呈现的电阻大约是十至几百Ω，因此它在高阻抗电路中的作用并不明显，相反，在低阻抗电路（如功率分配、电源或射频电路）中使用将非常有效。

磁珠和电感的区别

电感是储能元件，而磁珠是能量转换（消耗）器件。

电感多用于电源滤波回路，侧重于抑止传导性干扰；磁珠多用于信号回路，主要用于EMI方面。

磁珠用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR,SDRAM,RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种储能元件，用在LC振荡电路、中低频的滤波电路等，其应用频率范围很少超过50MHz。

1.片式电感：

在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。

这些元件包括片式电感和片式磁珠，以下就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。

表面贴装元件的好处在于小的封装尺寸和能够满足实际空间的要求。

除了阻抗值，载流能力以及其他类似物理特性不同外，通孔接插件和表面贴装器件的其他性能特点基本相同。

在需要使用片式电感的场合，要求电感实现以下两个基本功能：

电路谐振和扼流电抗。

谐振电路包括谐振发生电路，振荡电路，时钟电路，脉冲电路，波形发生电路等等。

谐振电路还包括高Q带通滤波器电路。

要使电路产生谐振，必须有电容和电感同时存在于电路中。

在电感的两端存在寄生电容，这是由于器件两个电极之间的铁氧体本体相当于电容介质而产生的。

在谐振电路中，电感必须具有高Q，窄的电感偏差，稳定的温度系数，才能达到谐振电路窄带，低的频率温度漂移的要求。

高Q电路具有尖锐的谐振峰值。

窄的电感偏置保证谐振频率偏差尽量小。

稳定的温度系数保证谐振频率具有稳定的温度变化特性。

标准的径向引出电感和轴向引出电感以及片式电感的差异仅仅在于封装不一样。

电感结构包括介质材料（通常为氧化铝陶瓷材料）上绕制线圈，或者空心线圈以及铁磁性材料上绕制线圈。

在功率应用场合，作为扼流圈使用时，电感的主要参数是直流电阻（DCR）,额定电流，和低Q值。

当作为滤波器使用时，希望宽的带宽特性，因此，并不需要电感的高Q特性。

低的DCR可以保证最小的电压降，DCR定义为元件在没有交流信号下的直流电阻。

2.片式磁珠：

片式磁珠的功能主要是消除存在于传输线结构（PCB电路）中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。

要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。

通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。

片式磁珠由软磁铁氧体材料组成，构成高体积电阻率的独石结构。

涡流损耗同铁氧体材料的电阻率成反比。

涡流损耗随信号频率的平方成正比。

使用片式磁珠的好处：

u小型化和轻量化。

在射频噪声频率范围内具有高阻抗，消除传输线中的电磁干扰。

闭合磁路结构，更好地消除信号的串绕。

极好的磁屏蔽结构。

降低直流电阻，以免对有用信号产生过大的衰减。

u显著的高频特性和阻抗特性（更好的消除RF能量）。

在高频放大电路中消除寄生振荡。

有效的工作在几个MHz到几百MHz的频率范围内。

要正确的选择磁珠，必须注意以下几点：

不需要的信号的频率范围为多少。

噪声源是谁。

需要多大的噪声衰减。

环境条件是什么（温度，直流电压，结构强度）。

电路和负载阻抗是多少。

是否有空间在PCB板上放置磁珠。

前三条通过观察厂家提供的阻抗频率曲线就可以判断。

在阻抗曲线中三条曲线都非常重要，即电阻，感抗和总阻抗。

总阻抗通过ZR22πfL（）2+:

=fL来描述。

典型的阻抗曲线可参见磁珠的DATASHEET。

通过这一曲线，选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。

片式磁珠在过大的直流电压下，阻抗特性会受到影响，另外，如果工作温升过高，或者外部磁场过大，磁珠的阻抗都会受到不利的影响。

u使用片式磁珠和片式电感的原因：

是使用片式磁珠还是片式电感主要还在于应用。

在谐振电路中需要使用片式电感。

而需要消除不需要的EMI噪声时，使用片式磁珠是最佳的选择。

片式磁珠和片式电感的应用场合：

片式电感：

射频（RF）和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数字助理），无线遥控系统以及低压供电模块等。

片式磁珠：

时钟发生电路，模拟电路和数字电路之间的滤波，I/O输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，本地局域网），射频（RF）电路和易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS）,电视系统和手提电话中的EMI噪声抑止。

结论

由于铁氧体可以衰减较高频同时让较低频几乎无阻碍地通过，故在EMI控制中得到了广泛地应用。

用于EMI吸收的磁环/磁珠可制成各种的形状，广泛应用于各种场合。

如在PCB板上，可加在DC/DC模块、数据线、电源线等处。

它吸收所在线路上高频干扰信号，但却不会在系统中产生新的零极点，不会破坏系统的稳定性。

它与电源滤波器配合使用，可很好的补充滤波器高频端性能的不足，改善系统中滤波特性。

   磁珠的原理

磁珠的主要原料为铁氧体。

铁氧体是一种立方晶格结构的亚铁磁性材料。

铁氧体材料为铁镁合金或铁镍合金，它的制造工艺和机械性能与陶瓷相似，颜色为灰黑色。

电磁干扰滤波器中经常使用的一类磁芯就是铁氧体材料，许多厂商都提供专门用于电磁干扰抑制的铁氧体材料。

这种材料的特点是高频损耗非常大，具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。

对于抑制电磁干扰用的铁氧体，最重要的性能参数为磁导率μ和饱和磁通密度Bs。

磁导率μ可以表示为复数，实数部分构成电感，虚数部分代表损耗，随着频率的增加而增加。

因此，它的等效电路为由电感L和电阻R组成的串联电路，L和R都是频率的函数。

当导线穿过这种铁氧体磁芯时，所构成的电感阻抗在形式上是随着频率的升高而增加，但是在不同频率时其机理是完全不同的。

在低频段，阻抗由电感的感抗构成，低频时R很小，磁芯的磁导率较高，因此电感量较大，L起主要作用，电磁干扰被反射而受到抑制，并且这时磁芯的损耗较小，整个器件是一个低损耗、高Q特性的电感，这种电感容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。

在高频段，阻抗由电阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小但是，这时磁芯的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热能的形式耗散掉。

铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。

如在印制板的电源线入口端加上铁氧体抑制元件，就可以滤除高频干扰。

铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它也具有吸收静电放电脉冲干扰的能力。

两个元件的数值大小与磁珠的长度成正比，而且磁珠的长度对抑制效果有明显影响，磁珠长度越长抑制效果越好。

磁珠和电感的区别

电感是储能元件，而磁珠是能量转换（消耗）器件。

电感多用于电源滤波回路，侧重于抑止传导性干扰；磁珠多用于信号回路，主要用于EMI方面。

磁珠用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR,SDRAM,RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种储能元件，用在LC振荡电路、中低频的滤波电路等，其应用频率范围很少超过50MHz。

1.片式电感：

在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。

这些元件包括片式电感和片式磁珠，以下就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。

表面贴装元件的好处在于小的封装尺寸和能够满足实际空间的要求。

除了阻抗值，载流能力以及其他类似物理特性不同外，通孔接插件和表面贴装器件的其他性能特点基本相同。

在需要使用片式电感的场合，要求电感实现以下两个基本功能：

电路谐振和扼流电抗。

谐振电路包括谐振发生电路，振荡电路，时钟电路，脉冲电路，波形发生电路等等。

谐振电路还包括高Q带通滤波器电路。

要使电路产生谐振，必须有电容和电感同时存在于电路中。

在电感的两端存在寄生电容，这是由于器件两个电极之间的铁氧体本体相当于电容介质而产生的。

在谐振电路中，电感必须具有高Q，窄的电感偏差，稳定的温度系数，才能达到谐振电路窄带，低的频率温度漂移的要求。

高Q电路具有尖锐的谐振峰值。

窄的电感偏置保证谐振频率偏差尽量小。

稳定的温度系数保证谐振频率具有稳定的温度变化特性。

标准的径向引出电感和轴向引出电感以及片式电感的差异仅仅在于封装不一样。

电感结构包括介质材料（通常为氧化铝陶瓷材料）上绕制线圈，或者空心线圈以及铁磁性材料上绕制线圈。

在功率应用场合，作为扼流圈使用时，电感的主要参数是直流电阻（DCR）,额定电流，和低Q值。

当作为滤波器使用时，希望宽的带宽特性，因此，并不需要电感的高Q特性。

低的DCR可以保证最小的电压降，DCR定义为元件在没有交流信号下的直流电阻。

2.片式磁珠：

片式磁珠的功能主要是消除存在于传输线结构（PCB电路）中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。

要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。

通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。

片式磁珠由软磁铁氧体材料组成，构成高体积电阻率的独石结构。

涡流损耗同铁氧体材料的电阻率成反比。

涡流损耗随信号频率的平方成正比。

使用片式磁珠的好处：

小型化和轻量化。

在射频噪声频率范围内具有高阻抗，消除传输线中的电磁干扰。

闭合磁路结构，更好地消除信号的串绕。

极好的磁屏蔽结构。

降低直流电阻，以免对有用信号产生过大的衰减。

显著的高频特性和阻抗特性（更好的消除RF能量）。

在高频放大电路中消除寄生振荡。

有效的工作在几个MHz到几百MHz的频率范围内。

要正确的选择磁珠，必须注意以下几点：

不需要的信号的频率范围为多少。