配套K12数字电路教案.docx

配套K12数字电路教案.docx

《配套K12数字电路教案.docx》由会员分享，可在线阅读，更多相关《配套K12数字电路教案.docx（12页珍藏版）》请在冰豆网上搜索。

配套K12数字电路教案

数字电路教案

　　第7章时序逻辑电路

　　概述

　　时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

　　输入X1Xp…组合电路Y1…Ym输出　　图时序逻辑电路的结构框图2、时序电路的分类根据时钟分类

　　同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

　　异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

　　穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

　　时序逻辑电路的分析方法

　　时序电路的分析步骤：

　　电路图　　时钟方程、输出方程、驱动方程　　状态方程　　计算　　状态表　　判断电路逻辑功能　　分析电路能否自启动。

同步时序电路的分析方法分析举例：

[例]

　　异步时序电路的分析方法分析举例：

[例]计数器

　　概念：

在数字电路中，能够记忆输入脉冲CP个数的电路称为计数器。

计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。

计数器的“模”实际上为电路的有效状态。

计数器的应用：

计数、定时、分频及进行数字运算等。

　　计数器的分类：

（1）按计数器中触发器翻转是否同步分：

异步计数器、同步计数器。

（2）按计数进制分：

二进制计数器、十进制计数器、N进制计数器。

（3）按计数增减分：

加法计数器、减法计数器、加/减法计数器。

异步计数器

　　1

　　Q1QtW1…存储电路…Wr一、异步二进制计数器1、异步二进制加法计数器

　　分析图JK触发器组成的4位异步二进制加法计数器。

　　分析方法：

逻辑图到波形图，再波形图到状态表，进而分析出其逻辑功能。

　　2、异步二进制减法计数器

　　减法运算规则：

0000-1时，可视为0000-1=1111；1111-1=1110，其余类推。

JK触发器组成的4位异步二进制减法计数器的工作情况分析略。

二、异步十进制加法计数器

　　JK触发器组成的异步十进制加法计数器的来：

在4位异步二进制加法计数器的基础上经过适当修改获得。

　　有效状态：

0000——1001十个状态；无效状态：

1010～1111六个状态。

　　三、集成异步计数器CT74LS290

　　为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即两个独立的计数来构成整个的计数器芯片。

如：

　　74LS90：

模2和模5的计数器组成；74LS92　　：

模2和模6的计数器组成；74LS93　　：

模2和模8的计数器组成。

的情况如下。

　　电路结构框图和逻辑功能示意图

　　逻辑功能如下表所示。

　　2

　　注：

5421码十进制计数时，从高位到低位的输出为Q0Q3Q2Q1。

2、利用反馈归零法获得N进制计数器

　　方法如下：

　　写出状态SN的二进制代码。

　　求归零逻辑，即求异步清零端信号的逻辑表达式。

　　画连线图。

　　举例：

试用CT74LS290构成模小于十的N进制计数器。

CT74LS290则具有异步清零和异步置9功能。

讲解教材P215的[例]。

注：

CT74LS90的功能与CT74LS290基本相同。

　　同步计数器一、同步二进制计数器1.同步二进制加法计数器2、同步二进制减法计数器

　　3、集成同步二进制计数器CT74LS161

　　CT74LS161的引脚排列和逻辑功能示意图

　　3

　　注：

74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。

CT74LS161的逻辑功能①CR=0时异步清零。

C0=0

　　②CR=1、LD=0时同步并行置数。

COCTTQ3Q2Q1Q0

　　③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。

　　COQ3Q2Q1Q0

　　④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

4、反馈置数法获得N进制计数器

　　方法如下：

　　·写出状态SN-1的二进制代码。

　　·求归零逻辑，即求置数控制端的逻辑表达式。

·画连线图。

　　试用CT74LS161构成模小于16的N进制计数器5、同步二进制加/减计数器二、同步十进制加法计数器

　　8421BCD码同步十进制加法计数器电路分析三、集成同计数器

　　1、集成十进制同步加法计数器CT74LS160CT74LS160的引脚排列和逻辑功能示意图

　　4

　　VCCCOQ0Q1Q2Q3CTTLD　　Q0Q1Q2Q316　　15　　14　　13　　12　　11　　10　　974LS16012345678CTTCTPCP　　74LS160COLDCRCPD0D1D2D3CTPGND（a）引脚排列图　　CRD0D1D2D3（b）逻辑功能示意图图CT74LS160的引脚排列图和逻辑功能示意图

　　CT74LS160的逻辑功能①CR=0时异步清零。

C0=0

　　②CR=1、LD=0时同步并行置数。

COCTTQ3Q0

　　③CR=LD=1且CPT=CPP=1时，按照BCD码进行同步十进制计数。

　　COQ3Q0

　　④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

　　2.集成十进制同步加/减计数器CT74LS190

　　其逻辑功能示意图如教材图所示。

功能如教材表所示。

集成计数器小结：

　　集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制同步加法计数器。

此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。

　　74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。

74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。

　　利用计数器的级联获得大容量N进制计数器

　　计数器的级联是将多个计数器串接起来，以获得计数容量更大的N进制计数器。

1、异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。

举例：

74LS290

　　100进制计数器

　　5

　　64进制计数器

　　2、同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。

同步计数器级联的方式有两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。

另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。

举例：

7416160进制

　　Q00Q10Q20Q30&1CPCTPCTTCPQ0Q1Q2Q374LS16111CTPCTTCPQ0Q1Q2Q374LS161Q01Q11Q21Q31&CrLDD0D1D2D311CrLDD0D1D2D312位二进制计数器

　　12位二进制计数器

　　6

　　寄存器和移位寄存器

　　寄存器是具有存储功能的触发器组合起来构成的。

一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。

　　按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器只能并行送入数据，需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

基本寄存器

　　概念：

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

1、单拍工作方式基本寄存器

　　无论寄存器中原来的内容是什么，只要送数控制

　　时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0～D3，就立即被送入进寄存器中，即有：

　　n1n1n1n1Q3Q2Q1Q0D3D2D1D0

　　2.双拍工作方式基本寄存器

　　清零。

CR=0，异步清零。

即有：

　　nnnnQ3Q2Q1Q00000

　　送数。

CR=1时，CP上升沿送数。

即有：

　　n1n1n1n1Q3Q2Q1Q0D3D2D1D0

　　7

　　保持。

在CR=1、CP上升沿以外时间，寄存器内容将保持不变。

移位寄存器1.单向移位寄存器四位右移寄存器：

　　Q0　　Q1　　Q2　　Q3FF0　　FF1　　FF2　　FF31D1D1D1DDi　　D0　　QDDDQQ0　　1　　2　　2　　3　　C1　　1　　C1　　Q3C1C1右移输入QQQQ0　　1　　2　　3右移输出CP移位时钟脉冲时钟方程：

CP0CP1CP2CP3CP

　　nn驱动方程：

D0Di、D1Q0、D2Q1n、D3Q2n1nn1n1n状态方程：

Q0Di、Q1n1Q0、Q2Q1n、Q3Q20　　0　　0　　1　　0　　0　　00连1　　0　　0　　1　　1　　0　　续00输1　　1　　0　　1　　1　　1　　入400个11　　1　　1　　1　　1　　1　　01单向移位寄存器具有以下主要特点：

单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。

　　n位单向移位寄存器可以寄存n位二进制代码。

n个CP脉冲即可完成串行输入工作，此后可从Q0～Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。

　　若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。

2.双向移位寄存器

　　输入Di　　CP1　　↑1↑1↑1↑右移位寄存器的状态表：

现态次态nnnn1n1n1n1Q0Q1nQ2Q3Q0Q1Q2Q3说明8

　　Q0　　Q1　　Q2　　Q3MDSR1&≥1&≥1&≥1&≥1DSLFF0　　FF1　　FF2　　FF31D1D1D1D　　D0　　QDD01　　Q2　　Q3　　Q3　　1　　2　　DC1C1C1C1CPQ0　　Q1　　Q2　　Q3M=0时右移M=1时左移

　　n1Q0Q0n1Q1nQ0n1DSRMDSRMQ1nn1n1n1nnnnQMQMQQQQQ1021210　　n1n1nnnn1nQ2MQ1MQ3Q2Q3Q2Q1Qn1MQnMDQn1DQn1QnSL2SL23333.集成双向移位寄存器74LS194

　　CT74LS194的引脚排列图和逻辑功能示意图：

　　VCCQ0Q1Q2Q3CPM1M0　　Q0Q1Q2Q3CRM116　　15　　14　　13　　12　　11　　10　　974LS1941234567874LS194CPDSRM0DSLCRDSRD0D1D2D3DSLGND（a）引脚排列图　　D0D1D2D3（b）逻辑功能示意图

　　CT74LS194的功能表：

CRM1M0CP工作状态9

　　0　　×　　×　　×1　　0　　0　　×1　　0　　1　　↑1　　1　　0　　↑1　　1　　1　　×异步清零保　　持右　　移左　　移并行输入移位寄存器的应用一、环形计数器

　　1、环形计数器是将单向移位寄存器的串行输入端和串行输出端相连，构成一个

　　闭合的环。

　　n结构特点：

D0Qn1，即将FFn-1的输出Qn-1接到FF0的输入端D0。

　　工作原理：

根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。

即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。

　　实现环形计数器时，必须设置适当的初态，且输出Q3Q2Q1Q0端初始状态不能完全一致（即不能全为“1”或“0”），这样电路才能实现计数,环形计数器的进制数N与移位寄存器内的触发器个数n相等，即N=n2、能自启动的4位环形计数器

　　状态图：

　　74LS194构成的能自启动的4位环形计数器

　　10

　　时序图

　　二、扭环形计数器1、扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连，构成一个闭合的环。

　　实现扭环形计数器时，不必设置初态。

扭环形计数器的进制数N

　　与移位寄存器内的触发器个数

　　n满足

　　N=2n

　　的关系

　　结构特点为：

D0Qnn1，即将FFn-1的输出Qn1接到FF0的输入端D0。

状态图：

　　2、能自启动的4位扭环形计数器

　　nnnn排列顺序：

Q0Q1Q2Q30000→1000→1100→1110↑　　有效循环↓0001←0011←0111←11110100→1010→1101→0110↑无效循环↓1001←0010←0101←101111

　　&&FF0　　FF1　　FF2　　FF31DC1QQ0　　1DC11DC11DC1Q2Q　　D0　　Q0　　D1　　D1　　D23　　CP　　Q1　　Q2　　Q3（a）逻辑图排列顺序：

nnnnQ0Q1Q2Q30000→1000→1100→1110←1101←1010←0100←1001←0010↑　　有效循环↓　　↑0001←0011←0111←1111　　0101←1011←0110（b）状态图顺序脉冲发生器

　　在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。

　　顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般计数器和译码器组成。

作为时间基准的计数脉冲计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。

前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。

一、计数器型顺序脉冲发生器

　　计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。

举例：

用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。

　　1CP74LS163LDCRCTTCTPQ0Q1Q2Q3CO74LS138STA　　Y0STB　　Y1STC　　Y2Y3Y4Y5Y0Y1Y2Y3Y4Y5Y6Y7D0D1CPD2Q0D3Q1计数器译码器Q2Y0　　Y1　　Y2　　Y3　　Y4　　Y5　　Y6二、移位型顺序脉冲发生器Y&&7&&&&&&Q3◎移位型顺序脉冲发生器移位寄存器型计数器加译码电路构成。

其中环形计数器的

　　Y0输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。

　　Y1◎时序图：

◎CT74LS194构成的顺序脉冲发生器Y2Q0　　FF0Q0　　Q1　　FF1Q1Y3Y4C11D　　1DC1　　CPY5Y6&&Y7Q2FF2　　Q2　　Q3FF3　　Q3

　　121DC1　　1DC1　　见教材P233的图和图同步时序电路的设计

　　数字系统一般故障的检查和排除

　　本章小结

　　计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。

　　计数器可利用触发器和门电路构成。

但在实际工作中，主要是利用集成计数器来构成。

在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。

寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。

任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。

　　寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器的数据只能并行输入、并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。

　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。

在数控装置和数字计算机中，往往需要机器按照人们事先规定的顺序进行运算或操作，这就要求机器的控制部分不仅能正确地发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序。

通常采取的方法是，用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲，以控制系统各部分协调地工作。

　　顺序脉冲发生器分计数型和移位型两类。

计数型顺序脉冲发生器状态利用率高，但于每次CP信号到来时，可能有两个或两个以上的触发器翻转，因此会产生竞争冒险，需要采取措施消除。

移位型顺序脉冲发生器没有竞争冒险问题，但状态利用率低。

　　13

　　第7章时序逻辑电路

　　概述

　　时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

　　输入X1Xp…组合电路Y1…Ym输出　　图时序逻辑电路的结构框图2、时序电路的分类根据时钟分类

　　同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

　　异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

　　穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

　　时序逻辑电路的分析方法

　　时序电路的分析步骤：

　　电路图　　时钟方程、输出方程、驱动方程　　状态方程　　计算　　状态表　　判断电路逻辑功能　　分析电路能否自启动。

同步时序电路的分析方法分析举例：

[例]

　　异步时序电路的分析方法分析举例：

[例]计数器

　　概念：

在数字电路中，能够记忆输入脉冲CP个数的电路称为计数器。

计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。

计数器的“模”实际上为电路的有效状态。

计数器的应用：

计数、定时、分频及进行数字运算等。

　　计数器的分类：

（1）按计数器中触发器翻转是否同步分：

异步计数器、同步计数器。

（2）按计数进制分：

二进制计数器、十进制计数器、N进制计数器。

（3）按计数增减分：

加法计数器、减法计数器、加/减法计数器。

异步计数器

　　1

　　Q1QtW1…存储电路…Wr一、异步二进制计数器1、异步二进制加法计数器

　　分析图JK触发器组成的4位异步二进制加法计数器。

　　分析方法：

逻辑图到波形图，再波形图到状态表，进而分析出其逻辑功能。

　　2、异步二进制减法计数器

　　减法运算规则：

0000-1时，可视为0000-1=1111；1111-1=1110，其余类推。

JK触发器组成的4位异步二进制减法计数器的工作情况分析略。

二、异步十进制加法计数器

　　JK触发器组成的异步十进制加法计数器的来：

在4位异步二进制加法计数器的基础上经过适当修改获得。

　　有效状态：

0000——1001十个状态；无效状态：

1010～1111六个状态。

　　三、集成异步计数器CT74LS290

　　为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即两个独立的计数来构成整个的计数器芯片。

如：

　　74LS90：

模2和模5的计数器组成；74LS92　　：

模2和模6的计数器组成；74LS93　　：

模2和模8的计数器组成。

的情况如下。

　　电路结构框图和逻辑功能示意图

　　逻辑功能如下表所示。

　　2

　　注：

5421码十进制计数时，从高位到低位的输出为Q0Q3Q2Q1。

2、利用反馈归零法获得N进制计数器

　　方法如下：

　　写出状态SN的二进制代码。

　　求归零逻辑，即求异步清零端信号的逻辑表达式。

　　画连线图。

　　举例：

试用CT74LS290构成模小于十的N进制计数器。

CT74LS290则具有异步清零和异步置9功能。

讲解教材P215的[例]。

注：

CT74LS90的功能与CT74LS290基本相同。

　　同步计数器一、同步二进制计数器1.同步二进制加法计数器2、同步二进制减法计数器

　　3、集成同步二进制计数器CT74LS161

　　CT74LS161的引脚排列和逻辑功能示意图

　　3

　　注：

74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。

CT74LS161的逻辑功能①CR=0时异步清零。

C0=0

　　②CR=1、LD=0时同步并行置数。

COCTTQ3Q2Q1Q0

　　③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。

　　COQ3Q2Q1Q0

　　④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

4、反馈置数法获得N进制计数器

　　方法如下：

　　·写出状态SN-1的二进制代码。

　　·求归零逻辑，即求置数控制端的逻辑表达式。

·画连线图。

　　试用CT74LS161构成模小于16的N进制计数器5、同步二进制加/减计数器二、同步十进制加法计数器

　　8421BCD码同步十进制加法计数器电路分析三、集成同计数器

　　1、集成十进制同步加法计数器CT74LS160CT74LS160的引脚排列和逻辑功能示意图

　　4

　　VCCCOQ0Q1Q2Q3CTTLD　　Q0Q1Q2Q316　　15　　14　　13　　12　　11　　10　　974LS16012345678CTTCTPCP　　74LS160COLDCRCPD0D1D2D3CTPGND（a）引脚排列图　　CRD0D1D2D3（b）逻辑功能示意图图CT74LS160的引脚排列图和逻辑功能示意图

　　CT74LS160的逻辑功能①CR=0时异步清零。

C0=0

　　②CR=1、LD=0时同步并行置数。

COCTTQ3Q0

　　③CR=LD=1且CPT=CPP=1时，按照BCD码进行同步十进制计数。

　　COQ3Q0

　　④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

　　2.集成十进制同步加/减计数器CT74LS190

　　其逻辑功能示意图如教材图所示。

功能如教材表所示。

集成计数器小结：

　　集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制同步加法计数器。

此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。

　　74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑