数字逻辑电路考试大纲.docx
- 文档编号:11763423
- 上传时间:2023-04-01
- 格式:DOCX
- 页数:15
- 大小:116.89KB
数字逻辑电路考试大纲.docx
《数字逻辑电路考试大纲.docx》由会员分享,可在线阅读,更多相关《数字逻辑电路考试大纲.docx(15页珍藏版)》请在冰豆网上搜索。
数字逻辑电路考试大纲
附件二:
江西省高等教育自学考试
《数字电子技术基础》自学考试大纲
课程代码:
02587
南昌理工学院编
江西省自学考试委员会办公室组编
2009年6月版
第一部分课程性质与设置目的
本课程是江西省高等教育自学考试航空工程机务维修专业(专科)的一门必修课程。
其任务是使学生获得电子技术方面的基本理论、基本知识,掌握数字逻辑电路分析和设计的基本方法,为学习有关专业课程及进行电子电路设计打下坚实的理论基础,更好地适应信息化、数字化社会发展的要求。
通过本课程的学习,应考者应该掌握常用数字逻辑电路的基本工作原理与分析设计方法,本课程实践性较强。
在学习过程中一定要理论联系实际,多思考,并通过做习题来加深对基本理论的理解与灵活运用。
第二部分课程内容与考核目标
第一章 数字逻辑电路基础
1、重点:
数字逻辑电路的基本概念、基础知识,逻辑代数及化简方法
2、难点:
逻辑函数的相互转换、功能替换
3、学习应注意:
逻辑代数重要定律和规则
一、考核知识点
1、数制与码制的表达方式及各种进制间的相互转换
2、三种基本逻辑及其运算,复合逻辑及其运算
3、逻辑函数的代数化简和卡诺图化简法
二、考核目标
1、领会:
数制与码制的基本概念与表示方法,基本的逻辑运算关系,正逻辑和负逻辑的基本概念。
逻辑变量和逻辑函数的基本概念,逻辑函数化简
2、掌握:
二进制数的表示与运算,各种进制数之间的转换,逻辑函数与逻辑代数公式的运用
3、熟练掌握:
逻辑代数的基本公式与常用公式,逻辑函数的代数化简法和卡诺图化简法
三、思考题
1、(28)10=()2=()16
2、对十个信号进行编码,则转换成的二进制代码至少应有位。
3、函数F=
的对偶函数F′=。
4、用代数法将函数F=
化为最简与或式。
5、用卡诺图化简函数P=
第二章 逻辑门电路
1、重点:
各种基本门的逻辑功能及TTL门电路外特性的理解、掌握与应用
2、难点:
TTL门电路外特性的理解、掌握与应用
3、学习应注意:
各种集成门电路的特点及其使用注意事项,门电路的实
一、考核知识点
1、各种基本门和复合门电路的逻辑功能、真值表及逻辑符号
2、TTL门电路的基本特性,三态门和OC门的用法
3、CMOS门电路的基本特性及其应用
二、考核目标
1、领会:
各种基本门和复合门电路的工作原理、逻辑功能、真值表及逻辑符号,TTL门电路和CMOS门电路的工作原理及特性,三态门和OC门的特点,TTL与CMOS电路间的联接
2、掌握:
各种逻辑门电路实现的功能及其表示方式,使能端控制信号的使用;
3、熟练掌握:
TTL门电路的基本特性,三态门和OC门电路的应用,CMOS门电路的基本特性及应用
三、思考题
1、在数字电路中,三极管作为开关元件,主要工作于这两种稳定状态。
2、最基本的门电路是:
、 、 。
3、51个“1”连续进行异或运算,其结果是 。
4、正逻辑的或非门电路等效于负逻辑的 电路
5、某逻辑门信号输入端A、控制端B和输出端F的波形如图1所示,则该逻辑门类型为 门。
其控制端B的逻辑电平为 时,“门”开启。
第三章 组合逻辑电路
1、重点:
组合逻辑电路的分析与设计方法,常用中规模集成组合逻辑部件的功能、结构与使用方法
2、难点:
现实逻辑问题的抽象,常用中规模集成组合逻辑部件的功能扩展
3、学习应注意:
竞争冒险现象及其消除
一、考核知识点
1、组合逻辑电路的分析与设计方法
2、常用中规模集成组合逻辑部件的功能表及功能扩展
3、竞争冒险现象及其消除
二、考核目标
1、领会:
组合逻辑电路结构、与功能特点及描述方法,常用中规模集成组合逻辑部件一般结构、外部引脚,竞争与冒险现象及其消除的方法
2、掌握:
常用的组合逻辑部件(加法器、编码器、译码器、选择器及分配器等)的功能表及功能扩展,现实逻辑问题的抽象
3、熟练掌握:
组合逻辑电路的分析和设计方法,几种常用的组合逻辑电路MSI器件的组成工作原理和使用方法
三、思考题
1、
2、设计一个组合逻辑电路,该电路输入两个两位无符号二进制数A(A=A1A0)和B(B=B1B0),当A=B时,输出F为1,否则F为0.试用异或门和或非门组成最简电路。
(要有设计过程,画出逻辑图)
3、如图3-1所示,用3—8线译码器74138加与非门实现函数F=
B+
C+A
。
要求书写简要设计程序,并画出逻辑图。
4、如图3-2所示,用74151数据选择器实现函数F(A、B、C)=∑m(0,1,5,6)。
要求书写简要设计程序,并画出逻辑图。
第四章 触发器
1、重点:
各种触发器的逻辑功能、触发方式和正确应用
2、难点:
主触发器的一次变化问题
3、学习应注意:
时钟型触发器与边沿触发器在电路结构、工作原理上的异同点
一、考核知识点
1、各类触发器的工作原理和动作特点
2、触发器的逻辑功能及描述方法
3、不同类型触发器之间的相互转换和不同描述方法的相互转换
二、考核目标
1、领会:
触发器的基本概念,触发器的逻辑分类,各种触发器具有不同的功能和特点,用不同逻辑电路实现触发器功能,触发器的储存功能和分频、计数功能的应用
2、掌握:
各类触发器的电路结构、工作原理和动作特点
3、熟练掌握:
各类触发器逻辑功能的描述方法(包含激励表、特性方程、状态图和时序图等);不同类型触发器之间的相互转换和不同描述方法的相互转换。
三、思考题
1、能起到定时作用的电路是()
A.施密特触发器B.双稳态触发器
C.多谐振荡器D.单稳态触发器
2、基本RS触发器的特征方程为,约束条件是。
3、JK触发器,当J=K=0时,触发器处于_________状态;J=0、K=1时,触发器状态为;K=0、J=1时,触发器状态为;J=K=1时,触发器状态。
4、集成触发器最高工作频率的典型值为。
第五章 时序逻辑电路
1、重点:
同步时序逻辑电路的分析与设计方法,异步时序逻辑电路的分析方法,以常用中规模时序逻辑部件为组件的电路分析与设计方法
2、难点:
时序逻辑电路的自启动设计方案
3、学习应注意:
集成计数器的异步清零法和同步置数法,时序逻辑电路中的竞争-冒险现象
一、考核知识点
1、时序逻辑电路在结构上的特点和逻辑功能上描述方法
2、同步和异步时序逻辑电路的分析和设计方法
3、常用中规模时序逻辑部件为组件的电路分析与设计方法
二、考核目标
1、领会:
:
时序逻辑电路的基本概念与特点,计数器的概念与分类,寄存器的特点与分类,锁存器的特点,运用典型时序逻辑电路的设计的一般步骤:
。
时序逻辑电路逻辑功能的描述方法;掌握同步时序逻辑电路的分析方法和设计方法;掌握
2、掌握:
时序逻辑电路逻辑功能的描述方法,异步时序逻辑电路的分析方法和设计方法,常用中规模时序逻辑部件的工作原理和应用
3、熟练掌握:
同步时序逻辑电路的分析方法和设计方法,典型MSI时序逻辑器件上的附加控制端的功能和使用方法,并进行多片联用的逻辑设计。
三、思考题
1、时序逻辑电路的一般结构由组合电路与组成。
2、n位触发器构成的环形计数器,也是一个分频电路。
3、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生,这种时序电路称为。
4、用最少的D触发器和与非门,设计一个同步四进制增量计数器(按自然态序变化),写出设计过程,画出逻辑图。
第六章 脉冲的产生和变换电路
1、重点:
施密特触发器、单稳态触发器和多谐振荡器的工作原理和参数计算,555定时器的工作原理及其各种应用
2、难点:
施密特触发器、单稳态触发器和多谐振荡器的工作原理和参数计算
3、学习应注意:
施密特触发器、单稳态触发器和多谐振荡器的应用领域
一、考核知识点
1、各种施密特触发器的工作原理和分析计算方法
2、各种单稳态触发器的工作原理和分析计算方法
3、各种多谐振荡器的工作原理和分析计算方法
4、555定时器的工作原理及其各种应用
二、考核目标
1、领会:
振荡器的基本概念,各类振荡器的特点,555定时器的原理与应用,集成振荡器的应用以及施密特整形电路的特点与应用。
2、掌握:
各类振荡器典型电路的工作原理,施密特整形电路的特点与应用,集成单稳态触发器CT1121的应用电路,CMOS集成振荡器CD4047的典型应用电路。
555定时器的内部结构、工作原理与外部引脚功能,
3、熟练掌握:
555定时器的工作原理及其典型应用,555组成多谐振荡器的原理与结构,振荡频率的计算,555组成单稳态触发器的原理与外部结构,脉冲宽度的计算。
三、思考题
1、电源电压为+15V的555定时器,接成施密特触发器,输入信号如图所示,则触发器输出的负脉冲(低电平)宽度为______________.
2、5、某中规模寄存器内有3个触发器,用它构成的扭环型计数器模长为;构成最长模计数器模长为。
第八章 存储器与可编程逻辑器件
1、重点:
存储器容量的扩展,用存储器设计组合逻辑电路
2、难点:
存储器容量的位、字同时扩展
3、学习应注意:
只读存储器中的FlashMemory
一、考核知识点
1、半导体存储器的基本概念和分类
2、ROM、RAM的结构特点和应用
3、各类PLD器件的结构特点与应用
二、考核目标
1、领会:
半导体存储器的基本概念、分类及不同存储器的结构特点与应用,PLD器件的基本概念,各类PLD器件的结构特点与应用
2、掌握:
半导体存储器的扩展方法,ROM、RAM和PLD的工作原理
3、熟练掌握:
PLD器件的电路表示法,ROM、RAM和典型PLD的基本结构和应用。
三、思考题
1、若存储器的容量是256×4RAM,该RAM有___________存储单元,有__________字,字长_____位,地址线__________根。
2、容量8K×4的RAM芯片,其地址输入线为根,数据输出线为根。
3、根据图8-1所示ROM阵列逻辑图,写出当地址A2A1A0为010,100,110时所对应的ROM单元中的内容。
(3分)
(第七章内容不做考核要求)
第三部分 有关说明与实施要求
一、考核目标的能力层次表述
在大纲的考核要求中,提出了“领会”、“掌握”、“熟练掌握”等三个能力层次的要求,它们的含义是:
1、领会:
要求应考者能够记忆规定的有关知识点的主要内容,并能够林归和理解规定的有关知识点的内涵与外延,熟悉其内容要点和它们之间的区别与联系,并能根据考核的不同要求,作出正确的解释、说明和阐述。
2、掌握:
要求应考者掌握有关的知识点,正确理解和记忆相关内容的原理、方法步骤等。
3、熟练掌握:
要求应考者必须掌握的课程中的核心内容和重要知识点。
二、关于自学教材
《数字电路与逻辑设计教程》,罗中华主编,电子工业出版社(2006年2月2版)
三、关于命题考试的若干要求
1、本大纲各章所规定的考核要求中各知识点都是考试的内容。
试题覆盖到章,适当突出重点章节,加大重点内容的覆盖密度。
2、命题不应有超出大纲中考核知识点范围的试题,考核目标不得高于大纲中所规定的相应最高能力层次要求。
命题主要考核自学者对基本概念、基本知识和基本理论是否了解和掌握,对基本方法是否会用或熟练。
3、试题的难度可分为:
容易、中等偏易、中等偏难,难;它们在试卷中所占分数比例依次大致为:
20%、30%、30%、20%.
4、试题的题型有:
填空题、选择题、简答题、分析设计题等。
(注:
具体题型说明详见附件三)
5、考试方式为笔试、闭卷;考试时间为150分钟;60分为及格;
第四部分、题型举例
一、填空题
1、最基本的逻辑运算有,,。
2、函数F=
的反函数
=,对偶式F′=。
3、图1中TG为 门。
当B=1时,F= ;当B=0时,F=_____。
4、图2时序逻辑电路为步进制法计数器。
电路中采用的触发器为触发器。
5、既可读又可写的存储器为,只读不写的存储器为。
二、选择题
1、(67)10对应的二进制数为()
A、(1001001)2B、(1100100)2
C、(1000011)2D(1010010)2
图3
2、如图2所示触发器为()
A、钟控电位式D触发器
B、下降沿触发D触发器
C、主从D触发器
D、上升沿触发D触发器
3、特征方程
=J
+
当J=0,K=1时,
为()
A、
B、0C、1D、
4、用555定时器构成的多谐振荡器,正向脉冲宽度为()
A、0.7R2CB、0.7R1C
C、0.7(R1+R2)CD、0.7(R1+2R2)C
三、简答题(每题5分,共20分)
1、用代数法将函数F=AB+AD+
+A
化为最简与或式
2、用卡诺图化简函数:
F(A、B、C、D)=A
CD+AB
D+A
+A
+A
C
2、用74138及少量与非门生成函数:
F=
B+
C+A
3、用74151实现函数:
F(A、B、C)=
(0、1、5、6)
4、试分析图4电路的逻辑功能。
要求写出函数式,列出真值表,说明其逻辑功能。
四、分析设计题
1、
试分析图5电路的逻辑功能。
要求:
(1)书写驱动方程和状态方程;
(2)编写状态转换表和画状态转换图;(3)说明为几进制计数器及电路是否具有自启动能力。
触发器为TTL器件。
2、设计一个数据鉴别器。
当三位二进制数B(B2B1B0)大于等于1且小于等于5时,输出为1,否则为0。
试用最少的异或门、非门和与非门实现之。
(需列出真值表,简化表达式,画逻辑图)。
(8分)
3、请用下降沿触发的JK触发器,设计一个满足如图所示状态转换的同步时序电路,并检查是否具有自启动功能
4、如图10所示,用两片T4193设计一个24进制加法计数器。
要求书写简写设计程序并画出逻辑图。
图10
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑电路 考试 大纲
![提示](https://static.bdocx.com/images/bang_tan.gif)