DSP2812寄存器详解.docx
- 文档编号:11671505
- 上传时间:2023-03-30
- 格式:DOCX
- 页数:100
- 大小:69.92KB
DSP2812寄存器详解.docx
《DSP2812寄存器详解.docx》由会员分享,可在线阅读,更多相关《DSP2812寄存器详解.docx(100页珍藏版)》请在冰豆网上搜索。
DSP2812寄存器详解
名称
地址
占用地址空间(16bit)
描述
EVA
GPTCONA
0x7400
1
通用定时器全局控制寄存器A
T1CNT
0x7401
1
定时器1
T1CMPR
0x7402
1
定时器1
T1PR
0x7403
1
定时器1
T1CON
0x7404
1
定时器1
T2CNT
0x7405
1
定时器2
T2CMPR
0x7406
1
定时器2
T2PR
0x7407
1
定时器2
T2CON
0x7408
1
定时器2
EXTCONA
0x7409
1
扩展控制寄存器A
COMCONA
0x7411
1
比较控制寄存器A
CAPFIFOA
0x7422
1
捕捉单元FIFO
CAP1FIFO
0x7423
1
2级深度FIFO1堆栈
CAP2FIFO
0x7424
1
2级深度FIFO2堆栈
CAP3FIFO
0x7425
1
2级深度FIFO3堆栈
CAP1FBOT
0x7427
1
FIFO1
CAP2FBOT
0x7428
1
FIFO2
CAP3FBOT
0x7429
1
FIFO3
EVAIFRA
0x742C
1
中断标志寄存器A
EVAIFRB
0x742D
1
中断标志寄存器B
EVAIFRC
0x742E
1
中断标志寄存器C
EVAIMRA
0x742F
1
中断屏蔽寄存器A
EVAIMRB
0x7430
1
中断标志寄存器B
EVAIMRC
0x7431
1
中断标志寄存器C
EVB
GPTCONB
0x7500
1
通用定时器全局控制寄存器B
T3CNT
0x7501
1
定时器3
T3CMPR
0x7502
1
定时器3
T3PR
0x7503
1
定时器3
T3CON
0x7504
1
定时器3
T4CNT
0x7505
1
定时器4
T4CMPR
0x7506
1
定时器4
T4PR
0x7507
1
定时器4
T4CON
0x7508
1
定时器4
EXTCONB
0x7509
1
扩展控制寄存器B
COMCONB
0x7511
1
比较控制寄存器B
ACTRB
0x7513
1
比较操作控制寄存器B
DBTCONB
0x7515
1
死区定时器控制寄存器B
CMPR4
0x7517
1
比较寄存器4
CMPR5
0x7518
1
比较寄存器5
CMPR6
0x7519
1
比较寄存器6
CAPCONB
0x7520
1
捕捉单元控制寄存器B
CAPFIFOB
0x7522
1
捕捉单元FIFO状态寄存器B
CAP4FIFO
0x7523
1
2级深度FIFO4堆栈
CAP5FIFO
0x7524
1
2级深度FIFO5堆栈
CAP6FIFO
0x7525
1
2级深度FIFO6堆栈
CAP4FBOT
0x7527
1
FIFO4栈底寄存器
CAP5FBOT
0x7528
1
FIFO5栈底寄存器
CAP6FBOT
0x7529
1
FIFO6栈底寄存器
EVBIFRA
0x752C
1
中断标志寄存器A
EVBIFRB
0x752D
1
中断标志寄存器B
EVBIFRC
0x752E
1
中断标志寄存器C
EVBIMRA
0x752F
1
中断屏蔽寄存器A
EVBIMRB
0x7530
1
中断屏蔽寄存器B
EVBIMRC
0x7531
1
中断屏蔽寄存器C
GPTCONA(通用定时器全局控制寄存器A)
15
14
13
12
11
10
9
8
Reserved
T2STAT
T1STAT
T2CTRIPE
T1CTRIPE
T2TOADC
T1TOADC
7
6
5
4
3
2
1
0
T1TOADC
TCOMPOE
T2CMPOE
T1CMPOE
T2PIN
T1PIN
GPTCONA功能定义
位(Bit)
名称
功能描述
15
Reserved
Reserved
14
T2STAT
通用定时器2的状态0-递减计数1-递增计数
13
T1STAT
通用定时器1的状态0-递减计数1-递增计数
12
T2CTRIPE
T2CTRIP使能位,使能或禁止定时器2的比较输出。
当EXTCON(0)=1时该位激活;当EXTCON=0
时该位保留。
0禁止T2CTRIP,T2CTPIR不影响定时器2的比较输出、GPTCDN(5)或PDPINTA
标志。
1使能T2CTRIP,定时器2变为高阻状态,GPTCON(5)变为0,PDPINT标志置1。
11
T1CTRIPE
T1CTRIP使能位,使能或禁止定时器1的比较输出。
当EXTCON(0)=1时该位激活;当EXTCON=0时该位保留。
0禁止T1CTRIP,T1CTPIR不影响定时器1的比较输出、GPTCDN(4)或PDPINTA(EVIFRA(0))标
志。
1使能T1CTRIP,定时器1变为高阻状态,GPTCON(4)变为0,PDPINTA(EVIFRA(0))标志置1。
10~9
T2TOADC
定时器2事件启动
ADC00不启动ADC01下溢中断启动ADC10周期中断启动ADC11比较中断启动ADC
8~7
T1TOADC
定时器1事件启动ADC00不启动ADC01下溢中断启动ADC10周期中断启动ADC11比较中断启动ADC
6
TCOMPOE
比较输出使能位,禁止或使能定时器比较输出。
只有当EXTCON(0)=1时才激活
该位,当EXTCON(0)=0时该位保留。
当PDPIN/T1CTRIP为低电平且EVIMRA(0)=1
时激活该位,它会变为0
0定时器比较输出T1/2PWM_T1/2CMPR为高阻;
1定时器比较输出T1/2PWM_T1/2CMPR由各自的定时器比较逻辑驱动。
5
T2CMPOE
定时器2比较输出使能位,使能或禁止定时器2的比较输出T2PWM_T2CMP。
EXTCON(0)=1时激活该位,EXTCON(0)=0时该位保留。
如果T2CMPOE有效,T2CTRIP为低电平且
被使能,则T2CMPOE变为0
0定时器2比较输出T2PWM_T2CMP为高阻。
1定时器2比较输出T2PWM_T2CMP由定时器2比较逻辑驱动
4
T1CMPOE
定时器1比较输出使能位,使能或禁止定时器1的比较输出T1PWM_T1CMP。
EXTCON(0)=1时激活该位,EXTCON(0)=0时该位保留。
如果T1CMPOE有效,T1CTRIP为低电平且被使能,则T1CMPOE变为0
0定时器2比较输出T1PWM_T1CMP为高阻。
1定时器2比较输出T1PWM_T1CMP由定时器1比较逻辑驱动
3~2
T2PIN
定时器2比较输出极性。
00强制低01低有效01高有效11强制高
1~0
T1PIN
定时器2比较输出极性。
00强制低01低有效01高有效11强制高
通用定时器计数寄存器(TxCNT,其中x=1,2,3,4)
位
名称
功能描述
15~0
TxCNT
定时器x当前计数值
通用定时器比较寄存器(TxCMPR,其中x=1,2,3,4)
位
名称
功能描述
15~0
TxCMPR
定时器x计数的比较值
通用定时器周期寄存器(TxPR,其中x=1,2,3,4)
位
名称
功能描述
15~0
TxPR
定时器x计数的比较值
通用定时器控制寄存器(TxCON,其中x=1,2,3,4)
15
14
13
12
11
10
9
8
FREE
SOFT
Reserved
TMODE1
TMODE0
TPS2
TPS1
TPS0
7
6
5
4
3
2
1
0
T2SWT1
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
位(Bit)
名称
功能描述
15~14
FREE,SOFT
仿真控制位;00一旦仿真挂起,立即停止01一旦仿真挂起,在当前周期结束后停止
10操作受仿真挂起的影响11操作不受仿真挂起的影响
13
Reserved
Reserved
12~11
TMODE1~TMODE0
计数模式选择;01停止/保持01连续增/减模式10连续增模式11定向增/减模式
10~8
TPS2~TPS0
输入时钟预定标因子:
000X/1100X/16001X/2101X/32010X/4110X/64
011X/8111X/128(X=器件CPU时钟频率)
7
T2SWT1T4SWT3
T2SWT1对应EVA(用定时器2启动定时器1),使用定时器2的使能位启动定时器1。
这一位在T1CON中是保留位。
T4SWT对应EVB(定时器4启动定时器3),使用定时器4
的使能位启动定时器3。
这一位在T3CON中是保留位。
0使用自身的使能位。
1使用TICON的使能位(EVA.中)或T3CON的使能位(EVB中),忽略自身的使能位
6
TENABLE
定时器使能位:
0禁止定时器操作(定时器保持并且预定标因子为01使能定时器操作
5~4
TCLKS(1,0)
时钟源选择:
01内部时钟01外部时钟10保留11QEP电路
3~2
TCLD(1,0)
定时器比较寄存器装载条件:
01计数器值等于001计数器值等于0或等于周期寄存器的值10立即11保留
1
TECMPR
定时器比较使能:
0禁止定时器比较操作1使能定时器比较操作
0SELT1PR在EVA中是SELTIPR(选择周期寄存器),当T2CON中的此位为1,将忽略定时
器2的SELT3PR周期寄存器,选用定时器1的周期寄存器。
这一位在T1CON中是保留
位。
在EVB中是SELT3PR(选择周期寄存器),当T4CON中的此位为1,将忽略定时器4的
周期寄存器,选用定时器3的周期寄存器。
这一位在T3CON中是保留位。
0选用自身周期寄存器。
1选用T1PR或T3PR作为周期寄存器,忽略自身寄存器
比较控制寄存器(COMCONA)
15
14
13
12
11
10
9
8
CENABLE
CLD1
CLD0
SVENABLE
ACTRLD1
ACTRLD0
FCOMPOE
PDPINTA
7
6
5
4
3
2
1
0
FCMP3OE
FCMP2OE
FCMP1OE
Reserved
Reserved
C3TRIPE
C2TRIPE
C1TRIPE
位(Bit)
名称
功能描述
15
CENABLE
比较使能0禁止比较操作,所有阴影寄存器(CMPRx,ACTRA)变为透明1使能比较操作
14~13
CLD1~CLD0
比较器寄存器CMPRx重载条件
00当T3CNT=0(下溢)01当T3CNT=0或T3CNT=T3PR(下溢或周期匹配)
10立即11保留,结果不可预测
12
EVENABLE
使能空间向量PWM0禁止空间向量PWM模式1使能空间向量PWM模式
11~10
ACTRLD1
~ACTRLD0
控制寄存器重载条件
00当T3CNT=0(下溢)01当T3CNT=0或T3CNT=T3PR(即下溢或周期匹配)10立即11保留
9
FCMOPE
全比较输出使能位:
激活该位同时使能或禁止所有的比较输出。
当EXTCONA(0)=0
时该位激活;当EXTCONA(0)=1时该位保留。
当PDPINTA/T1CTRIP为低电平且EVAIFRA(0)=1时激活该位,它会变为0
0全比较输出,PWM1/2/3/4/5/6,处于高阻1全比较输出,PWM1/2/3/4/5/6,由相应的比较逻辑驱动。
8
PDPINTA
该位反映PDPINTA
7
FCMP3OE
全比较器3激活该位可以使能或禁止全比较器3的输出,PWM5/6。
只有当EXTCONA(0)=1时该位有效,当有效时如果C3TRIP为低且被使能,该位复位到0
0全比较3输出,PWM5/6处于高阻1全比较3输出,PWM5/6由全比较3逻辑驱动
6
FCMP2OE
全比较器2激活该位可以使能或禁止全比较器2的输出,PWM3/4。
只有当EXTCONA(0)=1
时该位有效,当有效时如果C2TRIP为低且被使能,该位复位到0
0全比较2输出,PWM3/4处于高阻1全比较2输出,PWM3/4由全比较2逻辑驱动
5
FCMP1OE
全比较器1输出使能位
激活该位可以使能或禁止全比较器1的输出,PWM1/2。
只有当EXTCONA(0)=1时该位有效
,当有效时如果C1TRIP为低且被使能,该位复位到0
0全比较1输出,PWM1/2处于高阻1全比较1输出,PWM1/2由全比较1逻辑驱动
4~3
Reserved
Reserved
2
C3TRIPE
全比较器3输出切换使能位
激活该位可以使能或禁止全比较器3的输出关闭功能。
只有当EXTCONA(0)=0时该位有效,当EXTCONA(0)=1时该位保留
0完全比较器3的输出关闭功能被禁止,C3TRIP状态不影响比较器3的输出、COMCONA(8)以及
PDPINTA标志(EVAIFRA(0))
1完全比较器3的输出关闭功能被使能,当T3TRIP是低时,完全比较器3的两个输出引脚输出高阻状态,COMCONA(8)复位为0,并且PDPINTA的标志置1
1
C2TRIPE
全比较器2输出切换使能位
激活该位可以使能或禁止全比较器3的输出关闭功能。
只有当EXTCONA(0)=0时该位有效,当EXTCONA(0)=1时该位保留
0完全比较器2的输出关闭功能被禁止,C2TRIP状态不影响比较器2的输出、COMCONA(7)以及PDPINTA标志(EVAIFRA(0))
1完全比较器2的输出关闭功能被使能,当T2TRIP是低时,完全比较器2的两个输出引脚输出高阻状态,COMCONA(7)复位为0,并且PDPINTA的标志置1
0
C1TRIPE
全比较器1位
激活该位可以使能或禁止全比较器1的输出关闭功能。
只有当EXTCONA(0)=0时该位有效,
当EXTCONA(0)=1时该位保留
0完全比较器1的输出关闭功能被禁止,C1TRIP状态不影响比较器1的输出、COMCONA(6)以及PDPINTA标志(EVAIFRA(0))
1完全比较器1的输出关闭功能被使能,当T1TRIP是低时,完全比较器1的两个输出引脚输出高阻状态,COMCONA(6)复位为0,并且PDPINTA的标志置1
比较操作寄存器(ACTRA)
15
14
13
12
11
10
9
8
SVRDIR
D2
D1
D0
CMP6ACT1
CMP6ACT0
CMP5ACT1
CMP5ACT0
7
6
5
4
3
2
1
0
CMP4ACT1
CMP4ACT0
CMP3ACT1
CMP3ACT0
CMP2ACT1
CMP2ACT0
CMP1ACT1
CMP1ACT0
位(Bit)
名称
功能描述
15
SVRDIR
空间矢量PWM只有产生SVPWM输出时使用0正向(CCW)1负向(CW)
14~12
D2~D0
基本空间矢量位只有在产生SVPWM输出时使用
11~10
CMP6ACT1~CMP6ACT0
比较输出引脚6上的动作00强制低01低有效10高有效11强制高
9~8
CMP5ACT1~MP5ACT0
比较输出引脚500强制低01低有效10高有效11强制高
7~6
CMP4ACT1~CMP4ACT0
比较输出引脚4上的动作00强制低01低有效10高有效11强制高
5~4
CMP3ACT1~MP3ACT0
比较输出引脚3上的动作00强制低01低有效10高有效11强制高
3~2
CMP2ACT1~MP2ACT0
比较输出引脚2上的动作00强制低01低有效10高有效11强制高
1~0
CMP1ACT1~CMP1ACT0
比较输出引脚1上的动作00强制低01低有效10高有效11强制高
死区定时器控制寄存器(DBTCONA)
15
14
13
12
11
10
9
8
Reserved
Reserved
Reserved
Reserved
DBT3
DBT2
DBT1
DBT0
7
6
5
4
3
2
1
0
EDBT3
EDBT2
EDBT1
DBTPS2
DBTPS1
DBTPS0
Reserved
Reserved
15~12
Reserved
Reserved
11~8
DBT3~DBT0
死区定时器周期,定义3
7
EDBT3
死区定时器3使能(比较单元3的PWM5和6)0屏蔽1使能
6
EDBT2
死区定时器2使能(比较单元2的PWM3和4)0屏蔽1使能
5
EDBT1
死区定时器1使能(比较单元1的PWM1和2)0屏蔽1使能
4~2
DBPTS2~DBPTS0
死区定时器预定标控制位000X/1100X/16
001X/2101X/32010X/4110X/64011X/8111X/128(X=器件CPU时钟频率)
1~0
Reserved
Reserved
EV扩展控制寄存器(EXTCONA)
15
14
13
12
11
10
9
8
RReserved
RReserved
RReserved
RReserved
RReserved
RReserved
RReserved
RReserved
7
6
5
4
3
2
1
0
Reserved
Reserved
Reserved
Reserved
EVSOCE
QEPIE
QEPIQUAL
INDCOE
位(Bit)
名称
功能描述
15~4
Reserved
Reserved
3
EVSOCE
EV启动转换输出的使能位。
该位可以使能或禁止EV的ADC启动转换输出(例如,EVASOCn对应EVA,EVBSOCn对应EVB)。
当使能该位时,由选择EV的启动ADC转换事件产生一个32xHSPCLK负极性脉冲。
这一位不影响送往ADC模块的EVTOADC信号。
0禁止
输出。
处于高阻状态。
1使能
输出。
2
QEPIE
QEP索引的使能位。
该位可将禁止或使能索引输出CAP3_QEPI1.当CAP3_QEPI1作为索引输出被使能后,将会使定时器作为QEP计数器进行复位。
0禁止CAP3_QEPI1作为索引输出。
CAP3_QEPI1的变化不会影响定时器设为QEP计数器。
1使能CAP3_QEPI1作为索引输出。
任何在CAP3_QEPI1上的0到1变化(EXTCONA[1]=0))或当CAP1_QEP1和CAP2_QEP2为高电平时(EXTCON[1]=1),一个0到1的变化将会使定时器作为QEP计数器复位为0
1
QEPIQUAL
CAP3_QEPI1索引确认模式。
该位可以打开或关闭QEP索引确认器。
0关闭CAP3_QEPI1索引确认模式。
CAP3_QEPI1可以不受影响地通过确认器
1关闭CAP3_QEPI1索引确认模式。
当CAP1_QEP1和CAP2_QEP2为高电平时,一个0到1的变化可以通过确认器。
否则,确认器的输出将保持为低。
0
INDCOE
比较输出的单独使能模式。
置1允许独立的使能或禁止比较输出。
0禁止单独使能比较输出模式。
定时器1和2的比较输出可以通过GPTCONA(6)同时禁止或使能。
全比较1、2和3的输出可以通过GPTCON(9)同时禁止或使能。
GPTCONA(12,11,5,4)和COMCONA(7~5,2~0)都保留。
EVAIFRA(0)可以同时使能或禁止所有的比较输出。
EVAIMR(0)可以同时使能或禁止PDP和
信号的直接路径
1单独使能比较输出模式。
通过GPTCONA(5,4)和COMCONA(7‐5)可以单独使能或禁止比较输出。
通过GPCONA(12,11)和COMCONA(2~0)可单独使能或禁止比较输出。
当任何输入为低电平,EVIFRA(0)置1并使能。
EVAIMRA(0)功能是禁止或使能中断
捕捉单元控制寄存器(CAPCONA)
15
14
13
12
11
10
9
8
CAPRES
CAPQEPN
CAP3EN
Reserved
CAP3TSEL
CAP12TSEL
CAP3TOADC
7
6
5
4
3
2
1
0
CAP1EDGE
CAP2EDGE
CAP3EDGE
Reserved
位(Bit)
名称
功能描述
15
CAPRES
捕获单元复位,读总返回00将所有捕获单元的寄存器清01无操作
14~13
CAPQEPN
捕获单元1和2使能
00禁止捕获单元1和2,FIFO堆栈保留其内容10保留01使能捕获单元1和211保留
12
CAP3EN
捕获单元30禁止捕获单元3,FIFO堆栈保留其内容1使能捕获单元3
11
Reserved
保留
10
CAP3TSEL
为捕获单元30选择通用目的定时器21选择通用目的定时器1
9
CAP12TSEL
为捕获单元10选择通用目的定时器21选择通用目的定时器1
8
CAP3TOADC
捕获单元30无操作1但CAP3INT标志置位时启动ADC
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DSP2812 寄存器 详解
![提示](https://static.bdocx.com/images/bang_tan.gif)