AD9833详细原理解析.docx
- 文档编号:11512961
- 上传时间:2023-03-02
- 格式:DOCX
- 页数:16
- 大小:120.20KB
AD9833详细原理解析.docx
《AD9833详细原理解析.docx》由会员分享,可在线阅读,更多相关《AD9833详细原理解析.docx(16页珍藏版)》请在冰豆网上搜索。
AD9833详细原理解析
基于AD9833的高精度可编程波形发生器系统设计
来源:
国外电子元器件
1引言
频率合成器在通信、雷达和导航等设备中既是发射机的激励信号源,又是接收机的本地振荡器;在电子对抗设备中可作为干扰信号发生器;在测试设备中则作为标准信号源。
因此频率合成器被称为许多电子系统的“心脏”。
而设计高精度,易于操作的频率合成器则是核心,因此,这里提出了一种基于DDSAD9833
的高精度波形发生器系统解决方案。
用户可直接编辑设置所需的波形频率和峰峰值等信息,利用串口将配置信息发送到电路板,实时控制波形。
该系统设计已成
功应用于某型雷达测速仪测试设备。
2AD9833简介
AD9833是ADI公司的一款低功耗、DDS器件,能够输出正弦波、三角波、方波。
AD9833无需外接元件,输出频率和相位可通过软件编程设置,易于调节。
其频率寄存器为28位,主频时钟为25MHz时,其精度为0.1Hz;主频时钟为lMHz时•精度可达0.004Hzt2。
AD9833内部有5个可编程寄存器:
1个16位控制寄存器,用于设置器件_T作模式;2个28位频率寄存器和2个12位相位寄存器,分别用于设置器件输出正弦波的频率和相位。
AD9833有3根串行接口线,可与SP,QSPIMICRO-WIRE和DSP接口标准相兼容。
在串口时钟SCLK勺作用下,数据是以16位方式加载至设备。
AD9833的内部电路主要有数控振荡器(NCO)频率和相位调节器、SineROMD/A转换器、电压调整器。
AD9833的核心是28位的相位累加器,它由加法器和相位寄存器组成,而相位寄存器是按每个时钟增加步长,相位寄存器的输出与
相位控制字相加后输入到正弦查询表地址中。
正弦查询表包含1个周期正弦波的数字幅值信息,每个地址对应正弦波中O。
〜360°内的1个相位点。
查询表把输入的地址相位信息映射成正弦波幅值的数字量信号,驱动D/A转换器输出模
拟量。
输出正弦波频率为:
"FREQREG/叔筍
式中:
FREQRE为频率控制字,由频率寄存器FREQORE或FREQIREG勺值给定,其范围为0WM<228一1。
fMCLK为参考时钟频率。
输出正弦波的相位为2n/4096xPHASERE,其中PHASEREGI所选相位寄存器的值。
输出正弦波的峰峰值固定•约600mV,且正弦波不是标准正弦波,即波谷是0V,而不是负电压。
因此,输出正弦波为:
Voui=K[\+sin(2ir(FREQRES&ggPHASEREG1211))]
式中:
K约600mV,与器件内部参考电压有关
3系统设计
图1为基于PC控制的高精度波形发生器系统框图。
由于晶体振荡器将直接影响频率稳定度和频率波动,因此,米用电压型控制晶体振荡器,其频率稳定度咼达+20ppm,温度补偿晶体振荡器可达土1~+20ppm,恒温箱晶体振荡器和数字补偿晶体振荡器小于土Ippm。
考虑性能和成本因素,采用温度补偿型控制晶体振荡器。
r—-O^lZHEXLH
时钟令配
■
1*****
削半转挟
mr
厂米.器
图I秋十耳控制疝幣度波形发1器戦阿
模拟多选器采用ADI公司的ADG704.该多选器具有4个输入端,1个输出端。
利用2个电平信号组合进行选择,方便与处理器I/O端口连接。
3个输人信号分别是DDS、DDS2的输出信号,以及这两者输出信号相叠加后的输出信号。
模拟多选器输出这3个输入信号的其中之一。
通过MCU可控制模拟多选器选择3个信号的输出。
为了控制输出正弦波峰峰值,引入数字电位器,实现对输出信号的分压,通过调节数字电位器抽头位置.改变抽头电压值。
采用ADI公司的AD5160型数字
电位器,该电位器具有256抽头,SPI接口,便于与处理器相连接,其连接图如图2所示。
H2»T电位踊達播圈
MCU采用基于ARM7内核的LPC2132控制器,其具有2个UART接口,1个SPI接口和1个SSP接口。
其中1个UART接口用于连接RS232电平转换器,SPI接口用于连接2个数字电位器,而电位器的SLCKMOSI,MISO引脚相连.其片选信号连接控制器的I/O端口;控制器的SSF接口连接2个DDS,其连接方法与数字电位器类似。
该系统设计具有RS232接口.用户可编程设置DDS的输出频率、初始相位、峰峰值,以及选择2路信号独立输m或叠加的输出等。
这些配置信息通过RS232接口上传至MCU。
MCU根据输出频率、初始相位设置DDS;并根据峰峰值设置数字电位器;根据两路信号的独立输出或叠加的输出设置模拟多选器。
该系统设计实现:
2路独立的正弦波输出,以及两者叠加输出,可分别独立断
开;输出正弦波频率,初始相位、峰峰值、信号通断均由用户编程设置控制。
输出正弦波最大频率高于100kHz调节细度为0・004Hz输出的正弦波峰峰值为0〜500mV,调节细度为2mV;输出信号频率的稳定度小于10ppm,频率误差小于O.0lHz,频率波动小于1X10-3/h。
由于DDSAD9833俞出波形的峰峰值固定,该系统成功解决峰峰值设置问题。
利用上位机软件可灵活设置所需波形的峰峰值、频率等。
与通用信号源相比,该系统设计减少了按键面模板以及液晶显示的成本.将面模板的模拟控制改为PC的数字控制.提高系统抗干扰能力。
图3为上位机软件界面,上位机软件采用VB编程,利用微软:
MSCOMM控件实现。
4结束语
以AD9833为频率信号源的核心实现高稳定度、高精度、高分辨率的信号发生器系统。
该系统设计与一般信号源相比,体积缩小,设计和使用灵活方便,已成功应用于某型雷达测速仪测试设备。
因此,基于AD9833的各类信号源必定有着
广阔的应用前景
札⑷XSDVD0£AP/2.5V
FS1KSCLL
ITH和片MB葩功IIE框昭
«2时序特性
时讯
单位
测试条件
40
曲(小)
MC1JC耐期
16
rw(最小)
MCLK药电平持续时问
16
n«(M小)
MClJidi电平持续时间
2$
n»(AM、)
SCLKMi期
h
10
n®(jft小)
SCLK岛电半持续时间
g
10
呗(赧小)SCIh低电平持纬时间
h
—
5
M(ift小)
FSYNC:
到SCLKF琛沿建立时闾
flak
10
ns(fl小)
F5YNC到SCLK保持时间
Zleai
g-S
皿♦用大)
5
l»(Jtt小)
數据建立时间
绻
3
na(最小)
戳甥保持时何
fll
5
ns(M*h)
SCI上&电事到ISYNCr»®建立时间
表1AIWS33的弓1脚功能
功ASi兑叨
1
COMP
DAC馅移弓|脚”该脚巾来为I>Al:
偏越鱗綱
VD1>
1电涼电£E
CAPZ2-5V
数字屯時电沸端
4
DGND
St宁地
5:
MCL-K
主颊敷字吋艸扁人掏
6|
^IMTA
『数整*6人
7
SCLJK
申行吋钟输人
a
挖制W8人-低电平祈敢
号F"J
棋垃地
IO
VOLH*
输岀荻卒(凡=》
*i观・專存円的功録
位
助能
1JK0
II
rei4
0
炖阳F麹家寄胖甘枯需魏込hr祝1摧忙_K2B=I的“
拉便堀需对阳r券样好医忖工战匣域咛捷ft兀些配比位,析弓*ah恒,n2
的巔尿写丸的卑犢事n購肖艸,励視乩芻人的总懺車1抽羅心“o釘.町T1招蒂"世欄悴力2T记忡的辭打总」tAuQ.i严E低14世.并忖曲以初堆廿7恵改・出貫册带/躺的。
輿2惶塢址叩人的址欄14位赴址低门tS
DBI!
liLB
K8=l9LftnmB2—0冏点H!
J!
=1厲你牛峠抵宦奇幕君的禺M也柠IILR=Q*W|ft卉斗选圮番用沖的砥1*怕
iftit
FSELECT
悽畦fii宜腿H字奇音省o还i业F由皱0见柯歟」Hl4Ttt
imm
PSELECT
優典fit疋艮粗位寄“IE」赴足榔忖诵『爲1雄!
诵4Lfirm«存
»1fftt
T>H
fKMtt
麻章ikk賣为6
irre
诟tr
1>JT
iLMIPi
止.D.U;世出处峙十附血0吐肚M 詞>: M*I2 v: mc 陋 UFBrn;5 1曲岀[lAt的耶印24邢RM;fl播枪岀l! \C.f! l1^1営睨宦曲州=超拥还星讦妾器 IW 谭圖论 程帚诳位匹为% IW 曲VI hA m mat »Bk MODE 诚轲勺“as胆合料阳,e: •出一旳峨川: 粕出山池苗 DHD 应轴叭世貳赶为。 «4 廉塞妙阳恒醫存■作 M19 HKI4 1】阳 Htd 1跡 m益寄內宙① "1 -j— 0 「[ M^El12PHksFD乩右 曲 1 1 | Mhtt12PHElBi-h ISU ■卓寄毋禅* 4 r 啡R84RFrFt侮 ISR 杯寧寄疗帥1 1 0 *15BH冊反剧fU;(;B血 卿 ~寄存器的频率和相位 在AD9833包含两个频率寄存器和2个相位寄存器。 如表三所示 表3: 频率/相位寄存器 标记 大小 描述 频率0 28Bits 频率寄存器0。 当FSELEC位 FREQ0 =0时,该寄存器定义了MCLK的频率,输出频率为一小部分 频率1 28Bits 频率寄存器1。 当FSELEC■位 -1,这个寄存器定义MCLK的频率,输出频率为一小部分。 相位0 PHASE0 12Bits 相位偏移寄存器0。 当 PSELECT位-0时,该寄存器的内容被添加到累加器输出的阶段。 相位1 12Bits 相位偏移寄存器1。 当 PSELEC■位-1,该寄存器的 内容被添加到累加器输出的阶段。 在AD9833的模拟输出是fMCLK/228xFREQREG其中FREQREG是频率选择寄存器的值装入。 该信号将逐步转移登记由2n4096xPHASEREG在PHASEREG选择阶段是值载英寸的流程图在图8显示了AD9833的例程以书面形式向登记册的频率和相位 写入一个频率登记: 当写入频率寄存器,位的D15和D14上给予注册地址的频率。 表四。 频率寄存器位 D14 DBD0 1 [ 0 MSB14FREQUREG珈ISE MSB14FREQ1RFGE: gI,SB 如果用户希望改变频率登记的全部内容的,连续两次写入到同一个地址后,必须进行广泛的 频率寄存器为28位。 第一次写将包含14个最低有效位,而第二写将包含14个MSB。 此操作模式中,控制位B28座(D13号)应设置为“1。 写一个例子,一个28位是列于表五 表5。 00FC00到FREQ0复位 SDATAInput 结果输入字 0010000000000000 控制字写入(D15,D14-00),B28(D13)-1,HLB(D12的)- x 0100000000000000 FREQ0写(D15,D14-01),14个最低有效位-0000 0100000000111111 FREQ0写(D15,D14-01),14个最高有效位-003F 在一些应用中,用户不需要改变频率登记所有28位的。 粗调,只有14个MSB是改变,而 与微调,只有14个LSB的改变。 通过设置控制位B28座(D13号)为“0;'28位频率寄存器操作两个最低有效位,14位寄存器,一个包含14个MSB和其他载有14。 这意味着,频率 最高位的14个字的最低有效位可以改变的14个独立的,反之亦然。 位HLB值(D12的)在 确定了其中14个控制寄存器位被改变。 这方面的例子是表六表七所示。 表六。 写3FFF的14位最低有效位FREQ1复位 SDATAInput 结果输入字 0000000000000000 控制字写入(D15,D14=00),B28(D13)= 0;HLB(D12的)=0,即最低有效位 1011111111111111 FREQ1写(D15,D14=10),14个最低有效位=3FFF 表七。 写00FF的14个FREQQ的最高有效位 SDATAInput 结果输入字 0001000000000000 控制字写(D15,D14=00),B28(D13号) =0,HLB(D12)=1,即最高有效位 0100000011111111 FREQ0写(D15,D14=01),14个MSB=00FF 写入一期注册时写入一个阶段登记,钻头的D15和D14上都设置为11。 D13号位寄存器确 定哪一阶段被加载 表八。 相位寄存器 复位功能的复位功能适当的内部寄存器复位为“0”以提供一个模拟输出的中点。 复位不重 置的相位,频率,或控制寄存器。 当AD9833通电后,部分应该被重置。 要重置AD9833, 设置复位位为“。 ”采取的部分进行复位,设置位为“0: 'DAC的一个信号会出现在输出8MCLK 的周期复位后设置为“0“ 表九。 应用复位 RESETBit 结果 0 没有复位应用 1 内部寄存器复位 睡眠功能使用节的AD9833,在不关机可以减少电力消耗。 这是使用的睡眠功能。 断电的部分是该芯片,可以是内部时钟和DACo位所需的睡眠功能是表十所述 表⑩。 休眠功能 SLEEP1 SLEEP2 结果1 0 0 不掉电,不休眠 0 1 DAC掉电 1 0 内部时钟禁用 1 1 这两个DAC的断电和内部时钟失效 ~DAC掉电 这是很有用的AD9833是用于输出数据的MSBDAC的唯一。 在这种情况下,DAC是不需要这样就可以关机,以减少电力消耗 ~内部时钟禁用 当在AD9833内部时钟被禁止,DAC的输出将保持在目前的价值,因为士官是不再积累。 新的频率,相位和控制字可以写的部分时,SLEEP1控制位是活跃。 在同步时钟仍然活跃,这 意味着选择的频率和相位寄存器还可以改变使用的控制位。 设置SLEEP1位为“0使MCLK的。 所做的任何更改选民登记册,而SLEEP1活跃将在一定的时间延迟后输出。 ~VOUT端口 产出的AD9833芯片提供了一个从多种,所有这些都是在VOUT引脚可从。 选择的产出是: 最高位DAC的输出数据,正弦输出,或一个三角形 该位OPBITEN(D5)和模式(D1的之三)在控制寄存器,用来决定哪输出可从AD9833。 这 是后面进一步解释,并在表十一。 ~DAC的最高有效数据位 DAC的数据的MSB可以从AD9833输出。 通过设置OPBITEN(D5)的控制位为“1的数据的MSBDAC的可在VOUT端子。 这是一个有用的源粗时钟。 这方波也可以被分为两个输出之前。 位DIV2控制寄存器(D3)在控制的Vout引脚的输出频率从 ~正弦输出 该单ROM是用来转换成振幅的相位信息,从信息的频率和相位寄存器,结果在一个正弦信 号在输出端。 拥有一个正弦输出VOUT端子从,设置模式的(D1)位为“0”OPBITEN(D5) 的位为“0” ~三角输出 该单ROM可以绕过以便截断士官数字输出被发送到DAG在这种情况下,输出不再是正弦 波。 该DAC将产生一个10位的线性三角功能。 有一个三角形VOUT端子输出的,设置位模 式的(D1)=1 请注意,SLEEP12位必须是“0”(即DAC是启用)时,使用此针。 表11.从VOUT的各种输出 OPBITENBit MODEBit DIV2Bit VOUTPin 0 0 X 正弦波 0 1 X 三角波 1 0 0 DAC数据的MSB/2 1 0 1 DAC数据的MSB 1 1 X 保留的 6.TriangieOutput ~应用由于多种输出选项,在使用的一部分,可配置的AD9833以满足广泛的应用。 由于各种输出选项,可从部分中,AD9833可以配置以满足各种应用。 合适的其中一个地区,AD9833是在调制应用。 该器件可用于执行lation,如简单的FSK模块化的。 更复杂的QPSK 调制方案,如GMSK和,也可以实现使用AD9833。 FSK信号在一个应用程序,这两个频率的AD9833寄存器装载的价值是不同的。 一个频率将代表空间频率,而其他将代表该商标的频率。 使用了AD9833的控制寄存器位FSELECT勺,用户可以调节这两个值之间的载波频率。 AD9833有两个阶段的选民登记册,这使部分履行云芝多糖。 相移键控,载波频率是相移,相位调制器被改为由一个数额,涉及的位流被输入。 AD9833还适合用于信号发生器的应用 数据。 由于DAC的最高位的是在VOUT引脚在,该器件可用于产生方波消费。 凭借其低电流,一部分是本地振荡器适合appli-阳离子其中一个可以作为。 ~接地和布局印刷电路板,电路板AD9833房屋的设计应该是这样的模拟和数字部分分离,仅限于某些地区。 这有利于方便地使用分离的地平面可以。 最低限度的蚀刻技术是一般飞机的最佳理由,因为它提供了最好的屏蔽。 数字和模拟地面飞机只应加入一个地方。 如果AD9833是唯一的 设备要求1AGND的到DGND连接,然后在地面的飞机应该是在AGND的AD9833相连的和 DGND引脚。 如果AD9833在DGND连接的是一个制度,多种设备需要AGND的到,连接应 只在一点,一星一点地应AD9833建立了尽可能接近到。 避免设备运行下的数字线路这些夫妇到死的噪音。 模拟地平面应允许AD9833下运行,以避免噪声耦合。 该电源线的AD9833应使用尽可能大的轨道,以提供低阻抗路径,降低供电线路故障的影响上。 快速开关信号的时钟,例如,应与数字地屏蔽,以避免放射,荷兰国际集团董事会噪音的其他部分。 避免交叉数字和模拟信号。 董事会痕迹的对立应该运行在彼此成直角。 这将减少馈通董事会通过的影响。 阿微带技术是迄今为止最好的,但并不总是能够与面板双。 在这种技术中,董事会组 成的一面是德迪-cated到地平面,而信号端放在其他。 良好的去耦是重要的。 在AD9833应 该有10卩F的钽电容供应平行绕过H的陶瓷电容器。 为了达到最佳的去耦电容的,他们应 当列为装置尽可能地接近,直到对理想设备。 适当的比较操作的需要良好的布局策略。 这种战略必须最大限度地减少通过适当的PCB布局OUT引脚的寄生电容之间VIN和符号位,加 入隔离使用地平面。 例如,在一个四层板,CIN的信号可以CON组,连接至顶层和符号位输出连接到底层,使隔离之间所提供的电源和地平面 表1存储器地址映射表 首地址 TMS320C6416地址空间 TMS320C6416DSK 0x00000000 内部存储器 内部存储器 0x00100000 外围设备寄存器 外围设备寄存器 0x60000000 EMIFBCEO CPLD 0x64000000 EMIFBCE1 Flash 0x68000000 EMIFBCE2 —• Ox6COOOOOO EMIFBCE3 — 0x80000000 EMIFACEO SDRAM 0x90000000 EMIFACE1 — OxAOOOOOOO EMIFACE2 DaughterCard厶bA OxBOOOOOOO EMIFACE3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- AD9833 详细 原理 解析
![提示](https://static.bdocx.com/images/bang_tan.gif)