B11424 手持示波表.docx
- 文档编号:11402200
- 上传时间:2023-02-28
- 格式:DOCX
- 页数:26
- 大小:287.31KB
B11424 手持示波表.docx
《B11424 手持示波表.docx》由会员分享,可在线阅读,更多相关《B11424 手持示波表.docx(26页珍藏版)》请在冰豆网上搜索。
B11424手持示波表
项目名称:
手持式数字示波表
比赛编号:
11424
单位名称:
电子科技大学通信与信息工程学院
作者:
李广军(GuangjunLi),林水生(ShuishengLin),阎波(BoYan),
王一(YiWang),杨新川(XinchuanYang),荆研(YanJing)
联络人:
李广军(GuangjunLi)职业:
教师
通讯地址:
四川省成都市电子科技大学通信与信息工程学院
邮编:
610054
电子邮箱:
gjli@
电话:
85-28-83202527
传真:
86-28-83207669
2002年10月7日
目录
摘要……………………………………………………………………………………………………………..2
关键词…………………………………………………………………………………………………………..2
1、引言………………………………………………………………………………………………………....2
1.1示波器工作原理…………………………………………………………………………………………2
1.1.1模拟示波器工作原理……………………………………………………………………………….2
1.1.2数字示波器工作原理…………………………………………………………………………….…2
1.2万用表工作原理…………………………………………………………………………………………3
1.3频率计工作原理…………………………………………………………………………………………3
1.4数字示波表工作原理……………………………………………………………………………………3
2、设计概述…………………………………………………………………………………………….……...3
2.1示波表的系统结构……………………………………………………………………………………...3
2.2示波表性能指标…………………………………………………………………………………….…...4
3、硬件描述…………………………………………………………………………………………………….5
3.1DSP控制核心电路……………………………………………………………………………………….5
3.2FPGA芯片及外围电路…………………………………………………………………………….…….6
3.3模拟通道………………………………………………………………………………………………….6
3.4信号调理及模/数转换电路……………………………………………………………………………...7
3.5FPGA内部功能…………………………………………………………………………………….…….8
3.5.1A/D采样控制器………………………………………………………………………………….….8
3.5.2数据FIFO……………………………………………………………………………………………8
3.5.3FIFO采样控制器……………………………………………………………………………………8
3.5.4频率计单元………………………………………………………………………………………….9
3.5.5显示缓存区………………………………………………………………………………….………9
3.5.6显存地址发生器…………………………………………………………………………………….9
3.5.7LCD驱动器…………………………………………………………………………………….……9
3.5.8通道控制端口………………………………………………………………………………….……9
3.5.9总线仲裁器…………………………………………………………………………………….……9
4、软件描述……………………………………………………………………………………………….……10
4.1存储器地址空间映射…………………………………………………………………………………...10
4.2示波表程序设计说明……………………………………………………………………………………10
4.3处理算法及实现…………………………………………………………………………………………11
4.3.1波形参数的测量……………………………………………………………………………………..11
4.3.2自适应幅度调整…………………………………………………………………………………….12
4.3.3内插算法对波形的重建…………………………………………………………………….………12
4.4底层驱动程序……………………………………………………………………………………………14
5、结论…………………………………………………………………………………………………..……15
附录1:
示波表实验电路板
附录2:
示波表开机界面
附录3:
示波表开机菜单
附录4:
示波表显示波形
手持式数字示波表
李广军,林水生,阎波,王一,杨新川,荆研
电子科技大学通信与信息工程学院(610054)
摘要:
利用嵌入式技术设计的手持式数字示波表,是集数字存储示波器、数字万用表和数字频率计等功能于一体的手持式电子测量仪表。
本文介绍的手持式数字示波表以Motorola的DSP56805为核心控制和数据处理芯片,以Xilinx的XC2S50实现图形液晶控制器、高速数据缓存和系统逻辑控制等控制功能。
该示波表具有体积小、功耗低、携带使用方便等特点。
关键词:
数字示波表、数字示波器、数字万用表、数字信号处理器(DSP)、液晶控制器、FPGA
1、引言
手持式数字示波表集数字存储示波器、数字万用表、数字频率计三者功能于一体,采用电池供电,图形液晶显示,是电子测量领域里一类新型的实用仪器。
本设计采用嵌入式设计技术,把微控制器、A/D转换器、LCD控制器等核心部件嵌入该系统,并利用嵌入式操作系统、ASIC设计技术、LCD图形显示技术及数字信号处理技术等综合设计的嵌入式仪器系统。
该仪器功能齐全,并且体积小、重量轻,携带和操作都十分方便,具有极高的技术含量、很强的实用性和巨大的市场潜力,代表了当代电子测量仪器的一种发展趋势。
1.1示波器工作原理
1.1.1模拟示波器工作原理
传统的模拟示波器把需观测的两个电信号加至示波管的X、Y通道以控制电子束的偏移,从而获得荧光屏上关于这两个电信号关系的显示波形。
显然,这种模拟示波器体积大、重量重、成本高、价格贵,并且不太适合用于对非周期的、单次信号的测量。
1.1.2数字示波器工作原理
现代数字存储示波器首先对模拟信号进行高速采样获得相应的数字数据并存储。
用数字信号处理技术对采样得到的数字信号进行相关处理与运算,从而获得所需的各种信号参数(包括可能需要使用万用表测试的一些元器件电气参数)。
根据得到的信号参数绘制信号波形,并可对被测信号进行实时的、瞬态的分析,以方便用户了解信号质量,快速准确地进行故障的诊断。
测量开始时,操作者可通过中文界面选定测量类型(波形测量、元件测量)、测量参数(频率/周期、有效值、电阻阻值、二极管通断等)及测量范围(可选自动设置,由仪器自动设置最佳范围);微处理器自动将测量设置解释到采样电路,并启动数据采集;采集完成后,由微处理器对采样数据按测量设置进行处理,提取所需要的测量参数,并将结果送显示部件。
如果需要,用户可选择自动测试方式:
微处理器在分析首次采样得到的数据后会根据具体情况调整、修改测量设置,并重新采样。
在经过几次这样的“采样-分析-调整-重采样”循环后,示波表即可完成即触即测功能,而无须人工调换量程,便于手持操作。
显然,数字存储示波器与传统的模拟示波器相比具有很多突出的优点:
●可以根据被测信号的特点自动确定和调整测试条件,真正实现自动、离手测试。
●能够较容易地实现对高速、瞬态信号的实时捕获。
●在波形存储与运算方面有着明显的长处。
1.2万用表工作原理
模拟万用表通过电阻分压网络实现电参数的测量。
目前有许多数字万用表的专用芯片,这些芯片内部一般集成有A/D转换器、LCD液晶显示驱动器和测量模式选择开关等模块。
其外围电路较简单,常常由测量输入电路、AC/DC变换电路、电压基准电路和蜂鸣器等组成。
电压、电容、电阻测量分别有一个外部基准电压,这个电压经过一个齐纳二极管稳压后再经微调电阻调节到各自所需的电压值。
芯片的电压/电阻/电容/频率端口可分别测量交流/直流电压、电阻、电容、频率。
1.3频率计工作原理
被测信号经过整形电路,产生同频率的矩形波规则的脉冲信号。
计数器根据所提供的矩形波上升沿进行计数,计数时间由选通时间控制部分决定,根据频率所处的范围来决定档位。
为提高测量精度,通常分级进行,即对频率较低的信号采用测周的方法进行,而对频率较高的信号则采用测频的方法。
频率计常用计数器及单片机实现,也可通过可编程逻辑器件实现。
1.4数字示波表工作原理
数字示波表由高性能微处理器、高速A/D及数据处理电路组成。
被测信号经信号输入通道进行调理,以满足最佳A/D转换要求。
高速A/D转换后的数据存储在FIFO中,供微处理器进行处理。
微处理器根据菜单的选择输入,执行相应的算法处理软件,得到相应的测量结果。
2、设计概述
2.1示波表的系统结构
图1示波表系统结构框图
基于MOTOROLA的DSP56805芯片的手持式数字示波表,利用MOTOROLADSP芯片与现场可编程逻辑器件FPGA相结合,大大简化系统,使系统更精简,体积更小,并且充分利用DSP与FPGA可使数字示波表的功能得到充分的体现。
而且在高速并行流水信号处理中,ASIC(FPGA)+DSP+RAM是目前的一种流行方式,具有许多优点。
现场可编程门阵列逻辑器件FPGA具有现成的母片,可实现现场编程。
使用FPGA可使设计方便,利用它灵活、校验快以及设计可随意改变的特点,可大大缩短研制时间。
MOTOROLADSP56805芯片具有很强的微控制功能,拥有丰富的片内资源、输入输出端口,并有很强的数字信号处理能力。
利用它作为中央处理单元,控制整个系统的运作,它同时完成一些数据处理的功能。
数字存储示波表是一个完整的智能化测量系统,其中包括信号输入通道、数据采样、数据处理及存储、显示控制、电源供给等各部分。
如图1所示。
图1的模拟通道主要完成被测信号的程控放大和衰减、交/直流耦合、信号平移等预处理。
使输入信号适合A/D转换的电气性能。
被测信号的放大/衰减倍数、交/直流耦合方式由FPGA根据DSP的处理结果发出数字控制信号。
而被测信号平移和触发电平则由DSP控制D/A转换器完成。
被测元件(电阻、二极管等元件)经过信号调理电路处理后,其信号送DSP内部的A/D转换器。
根据A/D转换的结果,分析被测元件的参数值。
被测信号经预处理后分两路,一路送高速A/D转换器,转换后的数字量暂存在FPGA内部块RAM设计的FIFO中,供DSP读取并处理。
另一路经过整形电路处理后,得到标准的矩形脉冲信号,并送FPGA中的测频/测周电路构成的频率计,从而测量出输入信号的频率。
利用DSP56805内部的A/D转换器实现键盘接口,充分利用了DSP内部系统资源,减少I/O脚的占用。
微处理器DSP56805从FPGA的数据FIFO中取得数据并进行处理,获得用户需要的显示信息;微处理器还能够接收和正确分析用户从键盘输入的信息,并由此控制其它部分协调工作。
可编程逻辑芯片XC2S50内部有4KB的块RAM,其中2KB的内部块RAM设计成双口RAM,用作显示缓冲器,另外2KB的内部块RAM设计为FIFO,作为A/D的高速缓冲器。
由FPGA设计实现的图形液晶控制器能够直接驱动320X240点阵的单色图形液晶显示屏。
频率计和系统的逻辑控制也由XC2S50实现。
DSP的显示控制软件负责将微处理器处理后的显示数据映射到显示缓冲区中,并由LCD显示出来,从而完成一次测量。
2.2示波表性能指标
●集数字存储示波器、万用表和频率计的功能于一体;手持;交/直流供电。
●模拟带宽10MHz;单次带宽5MHz;取样率50MS/s。
●记录长度2KB;单通道。
●水平扫描50ns/div~10s/div;垂直扫描5mV/div~5V/div。
●测量信号参数:
周期、频率、占空比、平均、有效、峰峰值。
●测量电阻:
100、1K、10K、100K、1M。
●测量电压:
10mV、30mV、1V、3V、10V、30V。
●二极管测量、通断测量。
●频率计:
10MHz±5%。
●测量精度:
示波器精度±5%,万用表精度±3%。
●校准信号:
1KHz/0.3V。
●LCD:
320240点92mm72mm,对比度可调,有背景光。
●其它:
电池供电≥2小时,RS232接口。
3、硬件描述
本系统为典型的嵌入式系统,硬件电路主要由MOTOROLA的数字信号处理芯片DSP56805、XILINX的现场可编程门阵列XC2S50、GSI的静态存储器GS71116、TI的高速模/数转换芯片TLC5580、Microtips的MTG-F32240液晶显示器和其它辅助器件组成。
硬件电路比较简单。
下面分模块介绍硬件电路。
3.1DSP控制核心电路
图2DSP56805电路
该电路主要由MOTOROLA的DSP56805构成,如图2所示。
系统外扩展64KB的静态RAM作数据存储器,其中2KB的存储空间映射为LCD的显示缓冲区。
另有2KB的存储空间作为I/O端口扩展,由FPGA译码后控制通道等操作。
DSP56805的地址总线将分别连接到静态存储器SRAM和FPGA芯片,数据总线分别连接到SRAM、FPGA和D/A转换芯片。
DSP的部分多功能I/O口用于控制示波表的通道电路。
DSP56805内部有8通道的双A/D转换器,其中4个通道用于键盘接口,另一个A/D作万用表的测量输入。
为了提高测量的精度和稳定度,DSP的RHY输入端连接精密电压基准源。
为了不占用DSP的通用I/O引脚作键盘扩展,示波表使用DSP56805的内部A/D转换器扩展键盘。
从一定程度上缓解了I/O引脚紧张的问题,同时也充分利用了DSP56805的片上已有资源。
键盘采用45键盘矩阵,每五个键占用一个A/D通道,总共使用DSP56805的四路A/D通道,占用同一个A/D通道的五个按键采用电阻五级分压。
通过DSP56805四路A/D的结果值来判断哪个键被按下。
3.2FPGA芯片及外围电路
图3FPGA及外围电路
示波表使用的FPGA芯片为XILINX的SpartanXC2S50,该芯片内部有4KB的块RAM、384个CLB,共5万门的可编程逻辑器件。
该芯片与DSP56805的地址总线、数据总线和部分控制信号线相连接,如图3所示。
示波表的高速A/D数据输入、被测信号的整形电路与FPGA相连。
FPGA还为320240点的单色液晶显示屏提供图形显示控制功能。
并控制模拟输入通道和D/A转换器。
3.3模拟通道
模拟输入通道接收外部待检测信号,进行调理,输出-0.5V~+0.5V的电压信号。
模拟输入通道由信号通道与测量通道两部分组成。
信号通道由输入耦合电路、衰减器、输入保护、跟随器、及控制电路组成,完成对输入信号的输入耦合方式、信号衰减、保护控制及阻抗变换等功能。
测量通道由测量驱动电路和标准参考电路及测量保护电路构成,完成对电阻、二极管等元件参数的测量。
模拟输入通道电路原理图如图4所示,被测信号经继电器和多路模拟开关进行多级衰减,后经放大,并与信号平移值叠加,送高速A/D进行转换。
DSP根据采样结果的大小确定衰减倍数。
量程与量程开关的对应关系如表1所示。
图4通道电路框图
表1程控开关与量程对应关系表格
量程
程控开关
5mV
10mV
20mV
50mV
0.1V
0.2V
0.5V
1V
2V
5V
10V
20V
A
0
0
0
1
1
1
0
0
0
1
1
1
B
0
0
0
0
0
0
1
1
1
1
1
1
C
0
0
1
0
0
1
0
0
1
0
0
1
D
0
1
0
0
1
0
0
1
0
0
1
0
3.4信号调理及模/数转换电路
图5信号调理与模/数转换电路
经模拟通道后的被测信号首先进行调理,再分别送高速A/D转换电路和信号整形电路进行处理,如图5所示。
高速A/D转换器为TI的TLC5580。
其分辨率为8位,转换速率可根据需要调整,最高为80MHz。
A/D转换的数据结果送FPGA内的FIFO缓存。
整形电路用高速比较器TLC3016,将任意形状的模拟信号转换为标准的矩形脉冲信号,送FPGA的频率电路进行频率/周期的测量。
3.5FPGA内部功能
示波表中的FPGA主要是为DSP提供数据的输入输出接口。
首先,其为DSP提供数据处理的基准数据;其次根据DSP需要对输入数据进行一定的预处理,减少数据的冗余量,提高DSP的工作效率;再次为DSP提供显示单元的接口,将最终数据在LCD上进行显示;最后FPGA也为DSP对前级通道的控制提供接口。
通过片内总线仲裁,FPGA以完全将自身映射成为DSP的外部存储器,有此使DSP系统的控制简化为仅仅是对外部存储器的读写,提高了DSP及整个系统的工作效率。
功能模块如图6所示。
图6FPGA内部功能框图
3.5.1A/D采样控制器
为了使A/D工作在最佳的工作状态以得到最佳信噪比,系统设置四级A/D采样时钟,分别为40MHz、20MHz、10MHz、5MHz。
A/D采样控制器根据DSP所发的A/D采样控制字选择输出A/D所需采样时钟信号。
3.5.2数据FIFO
系统为DSP处理采样数据提供2KB的FIFO作为高速数据缓存区。
FIFO通过满/空标志与DSP进行通信。
3.5.3FIFO采样控制器
考虑到本示波表测量信号的频率范围很宽,从0.1Hz到10MHz,所以巧妙的设计FIFO的读写时钟。
FIFO的写时钟频率交给DSP控制。
DSP根据测频/测周所得数据来调整FIFO的写时钟频率,其调整的思路是让写入FIFO的数据尽量有用,即DSP读出FIFO的数据后尽量不用丢数,这些数据经过处理后能在LCD屏上显示出2~4个周期的信号波形。
这样做的好处是相当明显的,能够减少DSP的很多工作,软件丢数的事情交给了硬件来做,处理数据的速度大大提高,整个系统的性能得以改善。
FIFO采样控制器为DSP提供写FIFO的端口操作。
同时,为了避免大量冗余数据对DSP处理带来的额外负担,系统共设置40MHz~2Hz,共22级FIFO采样频率以屏蔽冗余数据。
FIFO采样时钟的选择由采样控制器根据DSP所送控制字决定,伴随着每次状态字的写入,控制器自动使FIFO读写指针复位。
3.5.4频率计单元
系统采用精密频率计算法测量被测信号的频率及周期值,主要由分频模块,频率选择模块,测频模块,测周模块,数据选择模块和地址译码模块等6个模块组成,如图7所示。
测量的结果数值送往DSP处理。
图7频率计功能框图
3.5.5显示缓存区
利用FPGA内部的块RAM设计2KB的双口RAM作为LCD显示缓存区。
以此,将DSP的数据处理同波形显示脱离直接相关性,提高DSP工作效率。
3.5.6显存地址发生器
显存地址发生器根据DSP的地址总线产生显存的写指针,根据LCD驱动信号产生显存读指针。
由于FPGA片内的存储单元不足以满足缓存整屏显示数据,整屏显示数据共分5帧送往FPGA。
该单元需通过显存读指针来向DSP发出显存刷新中断申请,同时将显存状态字送往DSP以通知DSP所需的帧。
3.5.7LCD驱动器
LCD驱动器为LCD显示提供各种所需的控制信号。
3.5.8通道控制端口
端口为前级通道提供所需的控制信号。
3.5.9总线仲裁器
总线仲裁器为FPGA和DSP提供通信接口。
该总裁器将FPGA完全映射为DSP的外部储器。
DSP所有操作均通过访问片外存储器的方式进行,总线仲裁器根据DSP地址总线及/DS信号译码决定FPGA片内地址及数据总线的归属。
4、软件描述
4.1存储器地址空间映射
示波表需要较多的控制信号,而DSP56805提供的通用I/O端口数目非常有限,不能满足系统的要求,因此将一部分存储器空间映射为I/O端口。
DSP56805的数据存储空间的分配如表2所示。
DSP56805端口扩展定义如表3所示。
表2DSP56805数据存储空间定义
起始地址
结束地址
容量
用途
0000H
07FFH
2K
DSP内部RAM
0800H
0BFFH
1K
保留
0C00H
0FFFH
1K
DSP外设端口映射
1000H
1FFFH
4K
DSP内部FLASH
2000H
EFFFH
52K
DSP数据存储器
F400H
F7FFH
2K
LCD显示缓存(FPGA实现)
F800H
FEFFH
1.75K
用户保留
FF00H
FF7FH
128B
端口扩展
FF80H
FFFFH
128B
保留
表3DSP56805端口扩展定义
端口地址
读/写操作
端口数据位
FPGA/外部器件
FF00H
FF01H
FF02H
FF03H
写
写
写
写
通道量程控制(低4位)
万用表量程控制(低4位)
信号极性及交/直选择(低2位)
触发方式选择(低3位:
交/直触发,
上/下降沿触发,单次/连续触发)
FPGA内部译码选通映射端口,端口数据通过FPGAI/O输出
FF10H
FF11H
无
无
触发电平(低8位D/A)
信号平移(低8位D/A)
FPGA内部译码信号输出到外部器件
FF20H
FF21H
读
读
频率/周期低16位
频率/周期高8位(低8位数据有效)
FPGA内部结果由数据线送DSP
FF30H
FF31H
读
读
读FIFO数据(低8位数据位有效)
读FIFO状态标志(1位)
FF40H
读
读显示缓冲区计数值(低3位)
4.2示波表程序设计说明
MOTOROLADSP56805芯片作为系统控制中心及数据处理中心,整个系统的运转受到它的控制,例如响应用户的按键操作,发出通道控制,A/D采样时钟控制,FIFO写时钟的选择,菜单及系统状态显示,数据的处理,信号或参数的自动测试等。
示波表的软件程序结构(如图8所示)分为以下几个模块:
系统初始化模块、键语分析模块、键盘消息模块、系统控制模块、硬件控制模块、自动参数测试模块、状态显示模块、波形显示模块、其他功能模块。
系统的初始化模块包括开机自检、硬件参数初始化、系统状态初始化(如通道的波形显示状态初始化)等等;键语分析模块对面板上的用户输入进行分析处理,并转到相应的功能处理模块通过对系统控制模块、硬件控制模块、自动参数测试模块或其他功能模块的函数功能调用来实现对来自键语分析的消息的处理功能;状态显示模块显示程序运行时的各种状态:
当前数据采集的扫描速率、通道的垂直灵敏度等等;波形显示模块显示采集的波形。
图8示波表软件结构
整个DSP56805的程序又可分成底
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- B11424 手持示波表 手持 示波表