基于DSP和FPGA的图像处理系统设计.docx
- 文档编号:11360290
- 上传时间:2023-02-28
- 格式:DOCX
- 页数:61
- 大小:546.46KB
基于DSP和FPGA的图像处理系统设计.docx
《基于DSP和FPGA的图像处理系统设计.docx》由会员分享,可在线阅读,更多相关《基于DSP和FPGA的图像处理系统设计.docx(61页珍藏版)》请在冰豆网上搜索。
基于DSP和FPGA的图像处理系统设计
题目:
基于DSP和FPGA的图像处理系统设计
外文题目:
IMAGEPROCESSINGSYSTEMDESIGNBASEDONDSPANDFPGA
摘要
本文研究了以TI高性能DSP为核心处理器的视频实时图像处理系统的设计原理与组成,并基于DSP+FPGA架构实现了视频图像处理系统。
本图像处理系统主要由图像采集电路、图像处理电路、显示电路以及系统软件组成。
首先经过CCD图像传感器采集复合视频信号,经过视频A/D处理器(SAA7115)转换成8bit的数字信号,通过DMA方式存放在双口RAM中,该处理器同时还输出像素时钟信号(PCLK),场同步(CS)、行同步(HS)、奇偶场(OE)、复合消隐信号(BLANK)。
数字信号处理器DSP(TMS320VC5501)是本处理器的核心部分,其功能是完成整个系统的图像预处理以及数据流存储时序控制等功能。
经过DSP处理后输出8bit的数字视频信号以及像素时钟信号(PCLK)、场同步(CS)、行同步(HS),一起送FPGA产生视频信号的时序逻辑,然后送视频D/A处理器(SAA7105H),最后通过VGA视频接口输出。
静态双口RAM用于存储图像数据的,图像数据的读写控制时序通过DSP来实现。
视频D/A处理器(SAA7105H)将FPGA输出的数字视频信号、像素时钟、行场同步信号合成为彩色全电视信号然后通过VGA输出。
该视频图像处理系统可以实现实时的数据视频信号的采集、处理及显示,可以应用于视频处理的相关领域。
关键字:
DSP;FPGA;图像处理;电路设计;系统软件
Abstract
ThispaperstudiesthesystemdesignprincipleandcompositiontheofTIhighperformanceDSPcoreprocessorforreal-timevideoimageprocessing,anditcanachievevideoimageprocessingsystembasedonthearchitectureofDSPandFPGA.Theimageprocessingsystemiscomposedofimageacquisitioncircuit,imageprocessingcircuit,displaycircuitandsystemsoftware.
AfterthefirstCCDimagesensorcollectthecompositevideosignal,thevideoA/Dprocessor(SAA7115)isconvertedintoadigitalsignalof8bit,whichisstoredindual-portRAMthroughDMA,theprocessoralsooutputspixelclocksignal(PCLK),fieldsynchronization(CS),synchronous(HS),parityfield(OE),compositeblankingsignal(BLANK).
DSPdigitalsignalprocessor(TMS320VC5501)isthecorepartofthisprocessor,itsfunctionistocompletethewholesystemofimagepreprocessingandthesequenceofdatastoragecontrol.AfterDSPtreatment,theoutputofthe8bitdigitalvideosignalandapixelclocksignal(PCLK).Thefieldsynchronization(CS),synchronous(HS),whichissendtoFPGAforproducingvideosignals,thentransmittedtothevideoprocessorD/A(SAA7105),thefinaloutputthroughaVGAvideo.StaticdoubleportRAMisusedtostoretheimagedata,thetimingcontrolofimagedatareadandwritedisrealizedbyDSP.VideoD/Aprocessor(SAA7105)composeoutputdigitalvideosignal,apixelclockandfieldsynchronizationsignalofFPGAintocolorTVsignalandthenoutputbyVGA.Thevideoimageprocessingsystemcanachievereal-timedataofthevideosignalacquisition,processinganddisplay,whichcanbeappliedforvideoprocessingrelatedfields.
Keywords:
DSP;FPGA;imageprocessing;circuitdesign;systemsoftware
0前言
视频图像处理[1]作为一种重要的现代技术,己经在通信、航天航空、遥感、遥测、生物医学、军事、信息安全等领域得到广泛的应用,视频图像处理实现技术对相关领域的发展具有深远意义。
随着科学技术的进步,视频图像的采集和处理的应用需求也日益增加。
传统的采集和处理主要依赖于PC机以及其它的专用的集成电路板卡来实现的。
由于功能比较单一,体积较大,且受到处理速度的限制,已经逐渐不能满足实际的要求。
由于基于DSP和FPGA的图像处理系统采用了高速处理器DSP和FPGA,摒弃了其他系统的处理数据不实时、算法效率低、通用性差、开发周期长等缺点,运算能力在不断增强,运算速度越来越快,成本也在不断降低,所以DSP和FPGA的技术近年来发展很快,适合实时图像处理。
目前DSP和FPGA的技术已经广泛的应用在各个领域中,从军用到民用,从航空航天到生产生活,都越来越多地使用DSP和FPGA。
本论文介绍了以TI高性能DSP为核心处理器的视频实时图像处理系统的设计原理与组成,并基于DSP+FPGA[2]架构实现了该视频图像处理系统。
1绪论
随着电子科学技术的发展和社会的现代化,图像技术也随之飞速发展,人们对图像的需求也与日俱增。
图像技术已经大量应用于我们的日常生活、工业、农业、军事等各个领域,然而图像技术要求实时处理大量数据,普通计算机不能满足要求,因此研究实时处理图像的系统迫在眉睫。
本文采用高速处理器DSP和FPGA研究图像的采集和显示,保证了系统的准确性和灵活性。
在人类的各种感知器官中,视觉是人类最高级的感知器官,所以图像技术(包括图像的釆集、处理、显示)的研究对于我们认识和改造自然界是非常重要的,而且随着科学技术的发展和社会知识的膨胀,图像技术的研宄得到了快速的发展。
1.1课题的提出及研究的背景
基于DSP和FPGA的图像处理系统由于采用了高速处理器DSP和FPGA,摒弃了其他系统的处理数据不实时、算法效率低、通用性差、开发周期长等缺点。
DSP芯片具有非常多的片内资源,大容量的片内RAM作为数据和程序高速缓存,内部具有高达64位的数据总线,使系统具有很高带宽以及其他片内资源。
芯片内部集成了许多外围设备,降低了系统开发难度。
所以在图像处理系统中采用DSP(数字信号处理器)可实现数字图像处理复杂算法。
而FPGA由于使用灵活,便于修改系统功能,从而缩短系统的开发周期,特别适用于复杂逻辑电路的设计。
可见基于DSP和FPGA的图像处理系统的具有较强的灵活性,具有较高的算法效率,适合于视频图像处理。
图像处理系统采用DSP和FPGA作为处理器,既可以充分发挥DSP和FPGA的各自的优点,又可以充分利用DSP和FPGA来弥补各自的缺点。
所以基于DSP和FPGA的图像处理系统实时处理图像数据的研究迫在眉睫。
1.2研究的目的和意义
本课题的任务是为视频视觉处理研究设计建好平台,包括硬件接口,软件接口和固件接口,为以后的运动图像分析算法验证以及芯片架构设计打好基础。
根据不同算法验证的不同要求提供合适的验证环境,算法验证可以选择将图像采集后通过UART接口送往主机进行,也可以在图像采集与处理平台中用DSP验证,或者选择在平台的FPGA里用硬件描述语言进行算法验证,然后通过VGA[3]接口恢复出高质量的视频图像。
这种设计思路提高了图像采集,存放,处理,时序恢复及显示的硬件架构的通用性,运动图像分析算法验证的可操作性和灵活性,一定程度上加快了运动图像分析算法的研究进度。
DSP实现了与目前流行SDRAM、FIFO、FLASH等高速大容量存储器的无缝连接,有些DSP甚至实现了与DDR、DDR2和DDR3的无缝连接,既满足了高容量存储器的要求也实现了高速存储数据的要求。
采用DSP处理器,开发人员可以将更多的时间专注于图像处理算法的研究上面和对于存储器的管理、中断的触发和EDM等外设设计,也可以在程序里使用BIOS,程序设计者只需设置相应的控制寄存器,从而避免了在源程序里编写模块操作存储器。
在程序里或者BIOS里设置了相应的EDMA通道后,DSP可以在不被中断当前操作的情况下,处理大量数据的搬移操作,所有的数据搬移操作不需要CPU的干预便可以完成。
FPGA是现场可编程门阵列,n输入的查找表、多路复用器和存储数据的触发器是FPGA的基本单元。
可以将适当的数据放入查找表中,可以通过读取查找表中的数据实现输入的逻辑操作;数据触发器可以存储数据,例如有限状态机的状态等信息;多路复用器可以通过选择不同的输入信号的组合,将查找表和数据触发器用可编程的布线资源连接起来,实现不同的组合逻辑电路和时序逻辑电路。
所以FPGA非常适合复杂逻辑电路并可以实现高速算法。
另外,可以在可编程逻辑器件上构建片上可编程系统(SOPC),利用SOPC可以方便的扩展片外SDRAM、FLASH、DDR[4]等外设,并且可以使用IO、定时器、中断、UART,DMA等功能。
由于在FPGA的SOPC核上实现单片机或者DSP具有的某些功能,从而在单片FPGA上既能实现算法功能又能实现控制功能,这种系统在实现电路功能的前提下,大大简化了系统的复杂性。
1.3课题研究的主要内容及重点
本课题研究的重点是以DSP和FPGA为核心,开发出适合计算机视觉系统采集,传输,处理及显示的硬件设计系统,并采用简单的算法验证硬件平台的合理性,实时性以及通用性。
1)主要的工作内容如下:
a.视频信号采集,解码及存放硬件电路设计
b.DSP视频信号处理的核心电路设计
c.FPGA为核心的时序逻辑产生电路设计
d.编码电路及VGA视频输出电路设计
e.软件设计:
包括系统软件实现的总体方案、对存储器的读写控制时序、UART通信初始化程序设计,I2C总线配置,FPGA配置模式。
2)本课题研究的重点:
a.整个图像处理的硬件系统设计;b.系统的软件总体设计
2系统总体设计方案
2.1系统硬件原理框图设计
随着图像处理和视频技术被越来越多的研究人员关注,各种功能不同的处理系统陆续被设计人员开发出来。
但是采用纯硬件电路采样并存放图像数据的图像处理系统目前还不是很普遍。
基于以上的考虑,我们设计了一种纯硬件电路的图像采集、存放,通过DSP实时处理,再由FPGA产生时序逻辑恢复出原始图像,通过VGA视频图像接口送CRT(阴极射线显像管)显示。
本设计系统的硬件功能框图如图2-1所示:
图2-1系统的硬件功能框图
Fig.2-1Blockdiagramofhardwaresystem
2.2系统主要工作模块划分及工作流程
2.2.1模块划分
本图像采集系统硬件电路主要包括4部分:
1)图像采集电路模块
本模块包括CCD图像传感器(采用sony公司的V220),视频A/D处理芯片(采用Philips公司的SAA7115芯片),总线收发器(采用TI公司SN74LVC245A)组成。
2)DSP数据处理功能模块
本模块电路是硬件系统的核心,DSP采用TI公司的TMS320VC5501。
本模块主要包括DSP外围电路:
电源电路,时钟电路(20MHz晶振),外挂Flash芯片(采用AMD公司的Flash芯片AM29LV033C-90EI),I2C总线接口的串行E2PROM(采用CATALYST公司的CAT24WC128),UART串行接口(采用Maxim公司的MAX3232E),静态双口RAM(选用IDT公司的IDT70V09L15PF)和总线控制器(采用TI公司SN74LVC245A)。
3)FPGA时序逻辑功能及图像编码和VGA输出模块
本硬件模块的FPGA芯片选用Xilinx公司的Spartan-3E系列FPGA芯片XC3S100E-4TQ144C。
包括FPGA的外围电路:
JTAG接口,电源电路,SPIPROM(采用ST公司M25P16VME);视频D/A处理芯片(Philips公司SAA7105H);总线开关(选用TI公司SN74LVC245A)三个部分。
4)电源电路和复位电路
电源电路:
包括DSP电源,FPGA电源,其他IC电源(均采用3.3VIC),摄像头电源。
DSP电源(IO口3.3V电压,内核电压1.26V)选用TI公司双电压,独立可控,一路可调的线性电源芯片TPS73HD301PWPR。
FPGA电源(bank电压3.3V,内核电压1.2V,辅助电压2.5V)采用TI公司专门为Xilinx公司Spartan-3E系列提供的集成三路电源管理IC:
TPS75003。
其他IC电源均为3.3V,采用AMS公司低压差电源芯片AMS1117系列。
摄像头电源由原装厂家的变压器供电。
复位电路:
采用TI公司的三电压监控,带手动复位输入和复位输出的复位芯片TPS3307-25。
2.2.2系统工作流程
系统工作的时候,经过CCD[5]图像传感器采集复合视频信号,经过视频A/D处理器(SAA7115)转换成8bit的数字信号,通过DMA方式存放在双口RAM中,该处理器同时还输出像素时钟信号(PCLK),场同步(CS)、行同步(HS)、奇偶场(OE)、复合消隐信号(BLANK)。
数字信号处理器DSP(TMS320VC5501)是本处理器的核心部分,其功能是完成整个系统的图像预处理、图像融合算法、色空间映射以及数据流存储时序控制等功能。
经过DSP处理后输出8bit的数字视频信号以及像素时钟信号(PCLK)、场同步(CS)、行同步(HS),一起送FPGA产生视频信号的时序逻辑,然后送视频D/A处理器(SAA7105H),最后通过VGA视频接口输出。
闪存FLASH用于存储DSP程序,在系统上电初始化的时候将程序加载到DSP中运行。
静态双口RAM用于存储图像数据的,图像数据的读写控制时序通过DSP来实现,SDRAM与DSP进行数据流交换。
视频D/A处理器(SAA7105H)将FPGA输出的数字视频信号、像素时钟、行场同步信号合成为彩色全电视信号然后通过VGA输出。
3图像采集电路设计
图像是一种信息,数字图像处理是指利用计算机或其他数字设备对图像信息进行各种加工和处理。
它是一门新兴的应用学科,其发展速度异常迅速,应用领域极为广泛。
数字
图像处理的早期应用是对宇宙飞船发回的图像所进行的各种处理。
到了70年代,图像处理技术的应用迅速从宇航领域扩展到生物医学、信息科学、资源环境科学、天文学、物理学、工业、农业、国防、教育、艺术等各个领域与行业,对经济、军事、文化及人们
日常生活产生重大的影响。
3.1数字图像基础知识
图像处理的方法有模拟和数字式两种。
由于数字计算技术的迅猛发展,数字图像处理技术得到了广泛的应用。
数字图像具有处理精度高,再现性好,易于控制处理效果,图像处理技术综合性强等优点,但同时数字图像数据量庞大,需要图像处理设备具有足够的处理能力和存储传输能力。
根据色度学理论,图像有灰度图像和彩色图像之分。
灰度图像的像素值是光强,即二维空间变量的函数f(x,y)。
如果把灰度值看成是二维空间变量和光谱变量的函数f(x,y,λ),即多光谱图像,也就是通常所说的彩色图像。
彩色图像是多光谱图像的一种特殊情况,对应于人类视觉的三基色即红、绿、蓝三个波段,是对人眼的光谱量化性质的近似。
三基色模型是建立图像成像、显示、打印等设备的基础,具有十分重要的作用。
彩色空间有多种不同的表示形式,常用的有三基色模型(RGB):
红、绿、蓝;Hsl模型:
色调、饱和度、亮度。
美国国家电视系统委员会(TSC)定义了用光亮度和色度传送信号的格式YIQ,其中Y代表亮度信息,I,Q为色度值;欧洲定义TPAL(PhaseAltematingLine逐行倒相)标准,使用YUV格式。
YUV格式与YIQ格式类似,差别仅在于空间上多一个330度的旋转。
与YUV彩色空间具有数字等价性的YCBC(彩色空间)是以演播室质量标准为目标的CCIR601编码方案中采用的彩色表示模型,CB与U分量对应,而C与V分量对应。
在该编码方案中,亮度信号与色度信号的采样比率为4:
2:
2,这是因为人眼对色度信号的变化没有对亮度信号的变化来得敏感。
3.1.1彩色图像空间模型的空间变换
1)YUV与RGB彩色空间变换
在考虑人的视觉系统和阴极射线管(CRT)的非线性特性之后,RGB和YUV的对应关系可以近似地用下面的矩阵表示:
(3-1)
2)YCRCB与RGB彩色空间变换
数字域中的彩色空间变换与模拟域的彩色空间变换不同。
它们的分量使用Y,CR和CB来表示,与RGB空间的转换矩阵如下:
(3-2)
3)图像处理的技术指标
在设计系统之前,我们需要给系统所能达到的预期的技术指标,也就是设计者的设计目标。
对于图像采集与处理系统,主要有以下一些技术指标:
图像分辨率、图像的位深度、对比度、灰度分辨率、图像格式和采集速度。
图像分辨率指图像中存储的信息量。
如我们常见的352×288、1024×768表示每英寸上图像水平和垂直两个方向上的像数数目相乘。
图像的位深度或分辨率是用来衡量每个像数存储信息的位数,这种分辨率决定可以标记为多少种色彩等级的可能性。
常见的有8位,16位,24位和32位。
这里的“位”就是2的平方次数,8位就是2的8次方等于256,即表示色彩等级为256级。
3.2数字图像传感器V220
本设计系统的CCD图像采集器件采用SONY公司的V220彩色摄像机。
该摄像机是可用于平面的/倾斜的/可变焦控制的DSP彩色摄像机,并具有高级的DSP图像失真控制功能。
它的主要性能如下:
a.信号格式:
PAL;扫描方式:
2:
1隔行扫描;
b.摄像传感器:
1/4英寸固态物体摄像传感器;
c.有效像素:
752(H)X582(V);
d.复合视频输出:
峰峰值1.0V;75欧,非平衡;
e.具有可分离Y/C电视信号输出终端;
3.3视频解码器SAA7115及I2C控制电路
SAA7115是一种视频解码芯片,它可以输入6路模拟视频信号,通过内部寄存器的不
同配置可以对6路输入进行转换,输出8位“VPO”总线,YUV4:
2:
2格式。
SAA7115的管脚说明如下图所示:
表3-1SAA7115管脚功能特性
Table3-1SAA7115Pinfunctionproperty
功能块
名称
说明
I2C
SCL
I2C总线时钟信号(输入)
SDA
I2C总线数据线
CLK
XTAL0
有源晶振(24.576M)输出端
XTAL1
有源晶振(24.576M)输入端
RESET
RESET/CE
复位信号输入(低电平有效)
模拟输入通道ADCs
AI11~AI12
模拟通道1信号输入1-2
AI1D~AI2D
模拟通道1,2的ADC微分输入(悬空)
AI21~AI24
模拟通道2,信号输入1~4
AOUT
悬空,模拟测试输出
RT端口
RTS1~RTS0
实时状态或同步信号输出
RTC0
实时控制输出
LLC/LLC2
线锁定时钟输出(27MHz)/2分频时钟
图像端口
IPD0~IPD7
8位图像数据输出口
IDQ
图像端口数据限定
IGPH
多目标场参考信号(场同步信号)
IGPV
多目标行参考信号(行同步信号)
ICLK
图像端口主时钟输出
ITRI
图像端口输出控制信号(影响ICLK,软件控制)
ITRDY
图像端口目标准输入
IGP0~IGP1
通用目的输出
SAA7115[6]的模拟与数字部分均采用+3.3V电源,数字I/0接口可兼容+5V,正常工作时功耗0.4W,空闲时为0.07W。
SAA7115需外接24.576MHz晶体或(32.11MHz晶振),内部有锁相环(PLL),可输出27MHz的系统时钟和13.5MHz的像素时钟。
3.3.1采集解码电路
采集解码电路如图3-1所示:
图3-1采集解码电路
Fig.3-1Acquisitionanddecodingcircuit
3.3.2I2C控制电路
TMS320VC5501中的I2C模块时钟频率为7MHz~12MHz,支持任何主从I2C兼容设备。
图3-2为本论文涉及的多I2C模块的连接图:
图3-2I2C控制电路
Fig.3-2I2Ccontrolcircuit
4DSP和FPGA为核心的电路设计
4.1可编程逻辑器件FPGA及DSP处理器概述
DSP是数字信号处理(DigitalSignalProcessing)或数字信号处理器(Digitalsignalprocessor)的缩写。
数字信号处理是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
数字信号处理器是把信号用数字的形式表示出来,利用计算机或信号处理设备,对信号进行采集,变换,滤波,压缩,增强,识别等处理,以提取有用的成分和形式。
随着计算机,微电子和通信技术的发展,数字信号处理理论和技术得到迅速发展和不断完善,特别是在过去20多年里,在工业控制,生活消费中应用日益广泛。
DSPs(即数字信号处理器)是一种专用于数字信号处理的可编程芯片。
它的主要特点是:
a.高度的实时性,运行时间可以预测
b.Harvard休系结构,指令和数据总线分开(有别于冯·诺依曼结构)
c.RISC指令集,指令时间可以预测
d.特殊的体系结构,适合于运算密集的应用场合
e.内部硬件乘法器,乘法运算时间短、速度快
f.高度的集成性,带有多种存储器接口和I/0互联接口
g.普遍带有DMA通道控制器,保证数据传输和计算处理并行工作
h.低功耗,适合嵌入
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DSP FPGA 图像 处理 系统 设计