新型高密度1S1R结构阻变存储器件概述.docx

新型高密度1S1R结构阻变存储器件概述.docx

《新型高密度1S1R结构阻变存储器件概述.docx》由会员分享，可在线阅读，更多相关《新型高密度1S1R结构阻变存储器件概述.docx（20页珍藏版）》请在冰豆网上搜索。

新型高密度1S1R结构阻变存储器件概述

新型高密度1S1R结构阻变存储器件概述

随着现代半导体工艺的技术进步，Flash存储器开始遇到技术瓶颈，新型存储器应运而生。

与其他儿种新型的非易失性存储器相比，阻变存储器（RRAM或ReRAM）因其具有结构简单、访问速度快等优势，成为下一代非易失性存储器的有力竞争者之一。

基于阻变存储器的交义阵列是阻变存储器实现高密度存储最简单、最有效的方法。

而仅山阻变存储单元构成的交义阵列山于漏电通道而存在误读现象。

为了解决误读现象，通常需要在每个存储单元上串联一个选择器构成1S1R结构。

对山阻变存储单元和选择器构成的1S1R结构的研究进展进行综述分析是一项有意义的工作，因此本论文主要对1S1R结构的阻变存储器件的研究进展进行概述。

中文摘要....

英文摘要

关键词：

阻变存储器，交义阵列，选择器，1S1R

错误!

未定义书签。

错误!

未定义书签。

第一章绪论1

1.1阻变存储器1

1.1.1RRAM基本结构1

1.1.2RRAM技术回顾1

1.2交叉阵列汇中的串扰问题3

1.3本论文的研究意义及内容3

1.3.1研究意义3

1.3.2研究内容3

第二章RRAM的集成选择器的集成方式5

2.1有源阵列5

2.2无源阵列5

第三章RRAM的集成选择器的类型6

3.11T1R6

3.21D1R6

3.31S1R8

3.4backtoback结构10

3.5具有自整流特性的1R结构11

第四章1S1R结构阻变存储器件研究进展13

第五章总结与展望14

5.1论文总结14

5.2未来工作展望14

第一章绪论

1.1阻变存储器

1.1.1RRAM基本结构

阻变存储器（ResistiveRandomAccessMemoiy,RRAM）和相变存储器的原理有点相似，在电激励条件下，利用薄膜材料，薄膜电阻在高阻态和低阻态间相互转换，这样子就能实现数据存储["I。

RRAM结构如图1.1所示，像个三明治的，其中上电极、中电阻转变功能层、下电极分别为金属材料、半导体材料和金属材料，下电极也可以是导电的半导体衬底。

根据不同情况，RRAM电阻的转变特性可分为：

单极性转变（Unipolar）.双极性转变（Bipolar）和无极性转变（Nonpolar）[1]

O

上电极

阻变功能层

下电极

衬底

图1.1RRAM基本结构图

1.1.2RRAM技术回顾

RRAM的存储机制是非电荷存储机制，和传统浮栅型Flash的不同，可有效避免Flash因隧穿氧化层变薄引起的电荷泄漏，还有一些优点，操作电压低、操作速度快、保持时间长、非破坏读取、多值存储和CMOS工艺兼容[门】。

至今,已经报道出越来越多的有着电阻转变现象的材料，其中，部分的二氧化物和现代CMOST艺兼容，很受半导体产业界的关注卩⑷。

由于多种瓶颈，Flash存储器被限制了进一步发展。

作为替代，很多的新兴NVM器件得到了广泛关注【"I,有铁电随机存储器（FRAM）⑺、磁阻存储器

（MRAM）I®、相变存储器（MRAM）⑼。

然而，FRAM存储容量小［叭其材料和传统CMOS丄艺无法兼容；MRAM工艺很复杂，磁性材料和传统的COMS工艺兼容性不好；PRAM擦除时还需求很大的电流，这些缺点很大程度上制约了FRAM、MRAM.PRAM的发展。

相比较来说，RRAM就具有很多的优点，完全能替代其他器件成为通用的存储器，详见表1.1。

表1.1各种存储器的比较［小⑵

特性

DRAM

SRAM

FLASH

PRAM

MRAM

RRAM

每位成本

低

咼

中

低

中

很低

单元尺寸（F?

）

6-12

50-80

7-11

5-8

■

4

耐久性

00

00

>105

>102

00

>109

缩小限制

电容

6T

隧穿氧化层

电流

电流

光刻

多值存储

否

否

是

是

否

是

与COMS兼容性

差

好

中

好

中

好

读时间

50ns

8ns

50ns

20ns

10ns

20ns

写/擦时间

50ns/50

ns

8ns/8ns

lps/1-

100nis

10ns/50

ns

30ns/30n

s

10ns/10n

s

读信号动态范围

100・

200mV

100・

200mV

Delta

Cun-ent

10X-

100X

20-40%

10X・

1000X

特性

DRAM

SRAM

FLASH

PRAM

MRAM

RRAM

编程电压

较低

较低

咼

■■■■

中等

低

编程功耗

中

中

咼

较低

••

咼

低

单元晶体管数

IT

6T

IT

IT

IT

0T/1T

不挥发性

否

否

是

是

是

阻变现象早在1962年就被发现，Hickinott首次报道了AI/AI2O3/AI薄膜在不同电压激励下会有电阻变化［⑸。

之后儿年中乂有人在Nio和Cu2O里看到了电阻转变［I44®。

Shaip公司在2002年IEDM会议上报道基于Pro7Cao.3Mii03（PCMO）薄膜材料的RRAM器件［“，后来的IEDM会议上乂有韩国三星电子、Hittachi、美国Spansion>Infineon>Panasonic等等一些先进半导体公司报道了探究基于其他材料体系的RRAM器件Ma］。

作为主要半导体存储器消费市场，中国也有很多研究机构加入此研究行列，中国科学院微电子所、复旦大学、清华大学、和北京大学等研究机构都加入此研究行列［妙32］。

迄今所知的可实现电阻可逆转化的材料很多很多，主要是钙钛矿氧化物［11卩］、过渡金属氧化物［3心6］、固态电解质材料［37］、有机材料阴39】还有一些其他材料。

1.2交叉阵列汇中的串扰问题

图1.2交叉阵列结构中的串扰问题H0】

交义阵列结构因为其有最小的单元面积4F2,所以是存储器最经济的继承方式刖。

不过阻变存储器在低阻态的I・V特性曲线儿近线性而且对称⑷呦，如图1.2所示，按道理读取右下角高阻单元时，电流应该会是很小的，但是由于其他的三个单元处于低阻态，电流沿着这三个存储器单元时形成一条漏电的通道，形成较大的干扰电流，造成误读，这就是串扰［46】。

为了解决这种现象，需要在每个存储单元上串联一个选择器构成1S1R结构。

1.3本论文的研究意义及内容

1.3.1研究意义

电荷俘获型存储器逐渐走向物理尺寸极限，国内外科研人员纷纷采用新型的存储机制取代浮栅结构，设计出全新的非挥发存储器来代替flash存储技术。

其中，阻变存储器（RRAM）具有MIM简单器件结构，制备工艺与传统CMOS工艺技术完美兼容，交义阵列结构面积小，在高密度存储方面具有明显优势。

HP、Samsung、IBM等国际著名存储器公司也正在大力推进阻变存储技术，但阻变存储器距离实用化和商品化的路途还比较遥远，还存在一系列关键问题没有解决,其中最主要的是无源交义阵列中的串扰问题，在每个存储单元上串联一个选择器构成1S1R结构有利于抑制串扰问题。

本论文主要是对曲阻变存储单元和选择器构成的1S1R结构的研究进展进行综述分析，这是一项很有意义的工作。

1.3.2研究内容

本论文分为四章，分别为：

第一章主要介绍RRAM。

首先介绍了RRAM的结构；接着回顾了RRAM

的发展历程；然后阐述了RRAM相对其他新型非挥发性存储器的优势；接着乂

对交义阵列中的串扰问题进行综述；最后指出了本论文的研究意义。

第二章主要介绍了RRAM的集成选择器的集成方式。

第三章主要介绍了RRAM的集成选择器的类型，并详细介绍了每种结构抑制串扰问题的方式，以及每种选择器的性能参数对交义阵列大小的影响。

第四章主要介绍1S1R结构阻变存储器件研究进展

笫五章总结全文工作并对RRAM未来发展进行了展望。

第二章RRAM的集成选择器的集成方式

阻变存储器的集成分为两种：

有源阵列和无源阵列。

2.1有源阵列

有源阵列，是将一个晶体管和阻变存储器串联形成，即1T1R结构，阵列结

构有NOR和NANDo

2.2无源阵列

无源阵列，存储单元中无有源器件，如图2.2（a）所示，结构很简单，存储密度很高，每个存储单元的最小面积只有4F?

因为其中山相互交义即上下两排相互垂直的字线、位线构成的上下电极就是一个存储单元，做成3D堆叠结构的话，即进行3D集成，这样一来每个存储单元的有效单元面积为4F2/N,那么其存储密度将会倍增［创，如图2.2（b）所示。

再者，无源交义阵列的RRAM制备工艺非常简单，RRAM在后端制程中制备，CMOS电路在询端制程中完成的，这样一来CMOS电路制造和RRAM制备完全分离开来，提高了芯片的成品率，同时也降低了成本。

所以说，从这两个角度无论哪个考虑，无源交义阵列都是RRAM集成的最佳方式，这也被认为是口前存储器件最经济的继承方式［他。

考虑到串扰问题，发展处基于以下儿种结构的无源交义阵列：

1D1R结构、1S1R结构、backtoback结构、以及具有自整流特性的1R结构。

对每种结构中与阻变存储单元集成的选择器类型以及每种结构的特点进行

概述。

（a）在无源交叉阵死屮存储（1»）4层堆叠的存储器件的

单元而积是2FX2FMF2有效单元而积是仲/4-F2

图2.2无源交叉阵列的结构示意图

第三章RRAM的集成选择器的类型

3.11T1R

吊联一个MOSFET作为形成1T1R结构（onetransistoroneresistor）,这是一种有源阵列结构，如图3.1所示，在集成阵列中利用字线和位线达到选通存储单元目的[呦。

图3.1有源阵列基本结构示意图冈]

W.W.Zhuang等人在2002年EEDM上首次报道了采用0.5pmCMOS工艺制备的基于1T1R结构的存储容量为64bit的RRAM阵列呵。

1T1R的原理是这样的，首先T是个选通存储单元，对阻变存储器单元进行操作的时候晶体管导通，其他的阻变存储器单元的晶体管是关闭状态，避免了对周围的存储单元产生干扰,有效避免了串扰现象。

且场效应晶体管可以提供比较大的编程电流加快速度。

1T1R阵列中，选择晶体管的大小决定了每个存储单元所占据的面积。

所以，及时假设在特定技术节点下最小的选择晶体管能够提供足够大的驱动电流让RRAM单元发生电阻转变，这样下来每个存储单元的面积就为6F2D1〕。

所以，1T1R中选择晶体的类型影响着交义阵列的存储密度。

Wang等人㈤利用了双极结型晶体管（BJT）代替了场效应晶体管（MOSFET）[53],BJT和RRAM吊联后的存储单元有效面积只有4F2,是因为BJT的多发射极共用了相同的基极和集电极，这样下来有源交义阵列的存储密度就得到了大大的增加。

1T1R在工艺方面也有缺点，在制作时，晶体管是在前端制程完成的，而阻变存储器却是在后端制程中完成的，尽管密度有所增加，但是工艺集成方面要考虑热预算，不可有太高的工艺温度。

3.21D1R

在每个阻变存储器上串联一个二极管，构成1D1R存储单元，这样一来每个

存储单元都具有整流特性，既不影响阵列的存储密度，乂能避免未选中单元引起的串扰现象。

如图3.2所示，为1D1R结构，每个阻变存储器件都有一个二极管与之相连，每个存储单元都有整流特性，这样一来，（1,1）器件为高阻状态，其他三个与之相邻的器件都为低阻状态，在（1,1）上加读电压时，电流也是通过（1,1）进行引导的，避免了串扰现象。

图3.21D1R存储单元读取高阻态器件的电流通路示意图

为了能够应用在3D阻变存储交义阵列结构中，对串联二极管的性能有着一定的要求：

正向电流大、整流比高、制备温度要低、3D集成性、与CMOS技术兼容等［54_55］。

其中交义阵列实现高信号读取余度和高集成密度的关键因素是大的正向电流密度和高的整流比①】。

不同的材料制备的二极管在1D1R中影响乂有所不同，目前应用的二极管主要类型有基于硅材料的二极管［弘勿、基于氧化物的二极管PS©】和基于聚合物的二极管［62-63］。

图3.3为硅衬底形成pn结开关二极管［斶。

但是它的占用面积很大，要求高温工艺。

后来Lee等厲］提出用氧化物二极管的1D1R单元结构，可实现叠置的三维立体集成，实现高密度存储。

但是氧化物二极管的正向电流密度比硅二极管要低，如图3.4所示，是一个两层叠置的氧化物二极管1D1R单元，要选择合适的二极管，以便提高正向电流密度

图3.3硅二极管的1D1R单元丽

（nicmorv）

（Switch）共咲位线（Swilch）

（memory）

图3.4两层叠置的氧化物二极管1D1R单元〔65仪】

LI前，无源交义阵列中，提高二极管的整流比、电流密度以及降低制备温度才是研究重点，这样才能有效抑制器件间的串扰并给RRAM读写提供够大的电流。

图3.5中给出的事口前研究岀的可用于1D1R集成的整流二极管器件性能参

数。

Diodetype

DiodestRictune

Currentdensity

r//?

ratk）

l*abncatiofitemperature

Si-baseddkxJes

pWrvSi（凶

>ll/A/cni2

V

>i（Mxrc

—

g2・3V

-

Oxide-baseddiodes

（p-njunctiontype）

p-Nia/n-TiO/

5xl（PAfcm2@3V

l“@±3V

<30l）°C

f^CuO^n-lnZnOx1161

35x\^Mci^2A5V

1（畑245V

Roomtemperature

p・NiO如TO严

>l（y.A/cm:

«>15V

Ambienttemperature

（!

n,Sn）20ZTiO2/P（l，?

J

400A/cm湖V

\.6xUf^±\V

25（尸C

Oxitle-baseddiodes

Pt/TiQ/Pt1纠

5（>A/cm2®-lV

103®±1V

2（XTC

（schoCtkytype）

Ag/ZnO/Ti/A严

>1I）T

kxkc

Ti/TiMd珂

2xlW/Vcm'@3V

IO$@±3V

Room（emperature

Pt/TQ/n阳

3xWAfcirf@lV

10^1V

i（xrc

AI/P3UT:

PCBM/PEDOT/rTd^

—

10s^±lV

—

Polymcr-bascddiodes

10\A/cnr©4V

10s（S±4V

Au；P3irr/pvp/.Ailwl

lxl<）2-2xl05

60"C

Au/OPV5/Ti㈣

0.3-C.8A/cm2

吸4V

40^C

图3.5已报道出的部分可用于1D1R集成的整流二极管性能参数

3.31S1R

将一个电学特性对称的非线性电阻和阻变存储器串联在一起，就构成了1S1R结构。

在2011年，Jiun-JiaHuang[S0]等人将N“TiO/Ni当做一个选通管，其中Ni/TiO/Ni是一个电学特性对称的非线性电阻，然后将之与阻变存储器串联,图3.6是其电学特性，当Vset大于选通管的开启电压\旺时，存储器从高阻态变为低阻态；电流回流，Vset

这个1S1R结构表现出的是可重复的双极转变特性，而且，10%读阈值下时，最大的交义阵列大小可以达到lO^ito

图3.6（a）选通管NVT102./N1与双极性阻变存储单元NtHfO2/Pt的电学特性

（b）该1S1R结构串联之后的电学特性

2012年的VLSI±,HyunsangHwang小组⑻】报道了PtTaOx,TiO2/TaOx/Pt器件结构的1S1R单元，此单元的选通管最大电流密度＞107A,-cm2,选择容量为1（）4左右大小，耐久性很不错，可持续10】°个循环，完全可以在3D集成的双极性阻变存储器件阵列中应用开。

而且如图3.7所示，在1/2Vread下，其漏电电流比未串联选通管的存储器1R减小了104倍。

图3.7在l/2Vread下，1S1R与1R漏电电流的比较

1S1R结构存在的问题是非线性系数低，集成过程中影响了交义阵列的大小。

所以LI前发展1S1R结构的主要方向是寻找非线性系数大的对称型非线性电阻。

表3.1是在部分报道出的不同选择器的参数性能。

表3.1部分报道岀的不同选择器的参数性能

Technology

OnCun-entDensity（MA/Zcnr）

On/Off

Ratio

Xbltagedesignability

SwitchingSpeed

Technology

Maturity

Ni/TiO2/Ni[6]

10-4

104

P/NR

NR

Low

TaN/SiNx/TaN[7]

0.1

150

P/NR

V8.5

Medium

MEC[8]

0.15

104

NR

NR

Low

Polynpn[9]

>0.02

500-5000

NR

NR

High

Teclmology

OnCuiTent

Density（M

A/Zcm2）

On/Off

Ratio

\bltagedesignability

Switching

Speed

Technology

Matutity

VO2MIT[10]

>1

50

NR

<20iis

Low

Epi-npn（Thiswork）

>1

250-4700

Yes

<10iis

High

3.4backtoback结构

将两个双极转变的阻变存储元件串联，就构成了一个互补电阻开关（Complementaiyresistiveswitches,CRS），也称为背靠背（backtoback）结构，该概念是RainerWaser小组在2010年提出的⑹］。

如图3.8所示，是背靠背结构，其中串联了两个双极性阻变存储元件，分别是A和B,以及它们的I・V特性曲线。

背靠背结构的读取性质是特殊的，刚开始,背靠背结构是OFF态，A、B都处与高阻态；背靠背结构状态为“0”时，A是高阻态B是低阻态；背幕背结构存储数据“1”时，A为低阻态B为高阻态；背靠背结构处于ON时，A、B都是低阻态，当然仅仅只在读操作时才会出现。

图3.8背靠背结构及其特性：

（a）双极性存储单元A,（b）A的I-V特性，（c）双极性

存储元件B,（d）A的I-V特性，（e）A和B串联构成背靠背结构，（f）背靠背结构的I-V

特性，（g）Pt/SiOz/GeSe/Ca-GeSe/Pt结构的存储性质冋

2011年韩国三星电子公司在“naturematerials”报道了Pt/TazOs-x/TaO?

-x/Pt/TaO2-x/Ta2O5-x/Pt的电学性质，Reset的电流仅为50uA,足够存储106bit的数据阴。

这样一来背靠背结构确实能够抑制无源交义阵列中的串扰问题，但是乂存在自己的问题，背鼎背结构的交义阵列大小受其存储窗口的影响，其高低阻态的开关还比较低，存储窗口比较小，所以限制了交义阵列的大小；而且这个结构在存储时其电阻的状态都是高阻态的，所以要经过一定的加电压预处理才能判断出其状态，这样一来因为多次操作就很容易影响存储单元的使用寿命。

3.5具有自整流特性的1R结构

这是一种不需要串联任何选择器就能避免吊扰问题的结构，在此不算是一种1S1R（oneselector-oneresistor）结构。

具有自整流特性的阻变存储器在低阻态时，有明显的整流特性，所以能避免串扰问题。

訂前报道具有这种自整流特性的器件有TiW/Ge2Sb2Te5/W[69\AivZrO2:

Au-nanocystal/n~Ag/RbAg4l5/nSi/a・Sicore/Agnanowires⑺]、Ag/a-Svp-Si卩习、Pt/ZrO2/n~-Si^74-'和Agnanowires/a-Svpoly-Si^75-'等。

如图3.9所示，Zuo等人El利用了具有自整流特性的Pt/Zi-O2/n+-Si存储器制备了一次编程存储器，作为反熔丝编程到低阻态的时候，会在低阻态一直保持住,整流比也大于10°,这种存储器的开关比约等于1（）6,且在编程的询后电阻分布很集中，在室温下数据保持特性高达到了10*。

图3.9（a）WORM器件的PRG及其I-V曲线，（b）该器件编程前后正向电流均匀性

统计分布图卩4】

如图3.10所示，Jo等人"I制备了基于a-Si忆阻器的1Kb的高密度交义阵列，表现出了极高的特性，高达98%的器件产率、大于IO?

的开关比以及很好的均匀性（80%单元的低阻态值在50-150KH的范围内）。

此结构本身的自整流特性也很好的避免了双极性阻变存储器交义阵列中的串扰问题。

图3.10Ag/a-Si'p-Si交叉阵列示意图西

如图3.11所示，这是U前部分的研究报道的具有自整流特性的1R结构的阻变存储器的性能参数。

表现以下儿个特点：

与目前的CMOS工艺完全兼容、比串联一个选择器（1S1R）要结构简单，稳定性好，并且克服了串联选择器限制，不会有干扰，这些特点使得自整流阻变存储器件在新型高密度的无源交义阵列结构的应用中有一定的竞争力。

Structure

/?

H4J?

/TJS

F7Rratio

Endurance

Retention

TiW/GciSbiTcsAV171

—

—

>1（?

5000$

AuZZrOx：

刁

—

700

（2）.5V

1

—

Ag/RbAgJ如Si的

1（伽.2V

—

1（/

—

Si/a-Sicorc/Agnanowirc丿也

104

10s©1V

1（/

>2week?

Ar/a-Si/p-Sitcrystailinc）1^

—

i（r

>3months

Pt/ZKh/nWi网

10%1V

—

叭

Acnanowircs/a-Siipofy-Si^

>10伽L5V

>10^±<）3V

>10R

>4yean

图3.11目前报道出来的部分具有自整流特性的RRAM

第四章1S1R结构阻变存储器件研究进展

对于1T1R,相比较来说无源阵列结构很容易实现3D集成。

如图15所示,类似于实现多层互连，我们可以把多层存储阵列叠置起来，在存储层间用绝缘材料隔离开用这种方式可以提高芯片的存储密度。

1D1R也可以这样实现3D集成㈤】。

而1T1R,因为需要在硅衬底上制作晶体管作为单元开关器件，不能如图15所示把单元阵列叠置起来。

如果要进行3D集成，需要通过芯片叠置技术堆叠，但是这样下来工艺成本很高，还受到功耗和散热的问题限制。

当然还报道出一种新的单元结构为1TXR,比常规的1T1R单元要节省很多面积，也不会增加工艺复杂度，