八位数据串行输入并行输出逻辑设计.docx
- 文档编号:1123268
- 上传时间:2022-10-17
- 格式:DOCX
- 页数:16
- 大小:71.80KB
八位数据串行输入并行输出逻辑设计.docx
《八位数据串行输入并行输出逻辑设计.docx》由会员分享,可在线阅读,更多相关《八位数据串行输入并行输出逻辑设计.docx(16页珍藏版)》请在冰豆网上搜索。
八位数据串行输入并行输出逻辑设计
1.预习实验
B1B2B4B8BN为8421码
要求用或非门和与非门构成的逻辑图
D1D2D3D4D5D6D7D8D9DN为十进制数
10线10进制代码转换成8421码
学生根据上图写下表达式:
B8=
B4=
B2=
B1=
实验要求:
①学生自己根据逻辑图填写逻辑表达式
②分别用TTL芯片,GAL芯片和用VHDL硬件描述语言编写出该电路的程序,通过FPGA芯片加以实现。
③独立完成电路调试
④验证输入与输出的关系
2.四位海明校验逻辑设计
数据输出
纠错部分
寄存器
译码器
校验码输出
奇偶校验
总线
造错输入
数据输入
实验三、译码器及数码显示(GAL型)
数码管是一种常用器件,当你显示十进制数时,是有很多电路供你选用,一般根据所使用的数码管是共阳极还是共阴极来选择对应芯片的。
七段发光二极管(LED)数码显示器的字形与七段荧光数码管一样,外观为平面型。
它的a、b、c、d、e、f、g段是用发光二极管显示的,并且分为共阳极和共阴极两种。
共阳极是七个发光二极管的阳极接在一起,接到高电平(正电源)上,阴极接到译码器的输出端,哪个发光二极管的阴极为低电平,哪个发光二极管就亮,而阴极为高电平的发光二极管就不亮。
共阴极是七个发光二极管的阴极接到一起,接到低电平处,哪个发光二极管的阳极接高电平,哪个发光二极管就亮,否则就不亮。
这种数码特点是电源电压为5V,与TTL电源一致共阳型数码管内部结构。
GfVCCab
a
b
c
d
e
f
g
a
b
c
d
e
f
g
12345
a
A
f
g
b
e
e
e
c
h.
678910
d
10h
hh
edVCCch共阳型数码管内部结构共阴型数码管内部结构
共阳极和共阴极两种LED数码管内部接线示意图见图1。
与共阳级LED数码相接的七段译码器的a—g输出必须是低电平有效。
例如用SN74LS47即可(它的输出级为集电极开路),接线图如图2所示。
共阳级LED与74LS47连接图
126759483
7X3005V
141591011121334516
GfedcbaLTOBRIBRVcc
74LS47
DCBA
7
7
62178
Q3Q2Q1Q0
若用高电平有效的SN74LS48就不行。
如果LED数码管是共阴极的,必须用SN74LS48,
有的LED数码管带小数点用h表示。
但是当你要显示的是16进制信息时,就有点麻烦,就要自己动手去设计组合,当然方法还是很多的。
譬如用CPU和8279能实现,用154芯片的非门能实现,用GAL芯片编程做一个也行,最后不行只能与非电路进行组合了,所以关键是你有什么样的器件就采用相应办法去实现。
本次实验用两种方法:
①用与非门等芯片自己独立进行设计。
列真值表,画卡诺图,给出逻辑和数码管,自己调试完成实验。
②用154芯片和与非门自己设计完成实验。
以上两种实验都需在数码管的七段输入串一个100-300Ω的限流电阻。
实验设备:
①万用表
②数字逻辑实验仪
实验器件:
①芯片待定。
②数码管若干个
③电阻20只
74LS154菜单逻辑图附后
因此我们要做的工作是用与非门搭一个16进制译码器,16个输入为D0-D15代表0-15的16进制数。
7个输出为a,b,c,d,e,f,g,这7个输出对应着数码管的不同笔划。
其中7个电阻为限流电阻,一定要加,否则可能烧坏数码管。
实验内容:
①要求设计16进制译码器的逻辑图:
总共需要7个4或8输入的与非门(至于是4输入还是8输入,要根据实际情况而定),每个与非门的输出便是a,b,c,d,e,f,g中的一个。
如要显示“0”,只须把D0接在输出为g的与非门的输入上即可。
②根据逻辑图连好译码器,并将电阻、数码管连上。
③通电调试,直至0-F都能正确显示为止。
④经教师检查后,拆线,收拾器材。
选做⑤验证4-16线译码器74LS154的功能,将74LS154的输出分别接在D0-D5,从输入端输入4位BCD码,观察数码管的显示。
7段码显示驱动逻辑设计
16进制计数器
另外,GAL芯片介绍及使用举例
通用数组逻辑GAL:
GAL器件是1985年美国LATTICE公司最早生产的一种器件。
现以GAL16V8为例,它的内部结构逻辑图如
它的输出逻辑宏单元OLMC
GAL特点:
①可测试功能。
这是_____工艺在工艺竞争中最大优势之一。
制造厂利用非常快的速度(50ns)擦除功能可对各种器件反复编程和擦处,以直接测试包括AC、DC功能在内的各种特性,保证程序和功能100%地满足用户要求。
而传统的PLD器件在批量生产时不能测试,只有用户对其编程后才能检测这种PLD的功能指针。
②低功耗。
这是采用CMOS工艺的一个优点。
它使用户直接受益,降低了系统功耗,可靠性高,是运行系统温度低。
由于芯片上有较低的节温与功耗,CMOS低功耗就允许较高功能的集成度的电路设计,从而能进一步减少系统体积。
③高速度。
______工艺的另一个优点是具有较高的速度——其速度可与除ECL电路以外任何工艺生产的任一器件相比。
④可重复编程100次以上。
⑤可以加密,以防对逻辑的复制。
⑥具有输出逻辑宏单元(OLMC),可由用户编程形成所需输出。
将上述这些优点集中于一个芯片里,GAL器件将会对TTL/74系列所组成的逻辑电路,低密度的门阵列和所有其它可编程逻辑芯片带来威胁。
GAL芯片非常有利于降低系统造价,减少成品的体积和功耗,还具有更高的可靠性,并能大大简化系统设计。
GAL的用途:
GAL器件主要用于构造各种组合逻辑和时序逻辑,除可完成各种通用TTL电路完成的功能外,还可以构造各种特殊功能。
用GAL可缩短开发周期,在暂时得不到通用TTL器件时可用GAL代替。
由于GAL有加密功能,不易被他人仿做。
对于初设计、试验阶段的产品,用GAL较方便灵活,它可以快速地反复地擦除、修改。
但在定型后,如电路较复杂,且要批量生产时,倒是不一定要用GAL,可采用门阵列,它的成本更低。
如生产量更大,也可采用标准单元,它的集成度高。
GAL器件的种类及主要参数:
GAL器件分为普通型、通用型、异步型、FPLA型和在线可编程型等五个系列。
GAL的主要参数
器件类型
引脚数
最大传输时延(ns)
电源电流
Icc(mA)
最多可用输入数
最多可用输出数
数组规模
普
通
型
GAL16V8
20
15,25,35
45,90
16
8
64×32
GAL20V8
24
15,25,35
45,90
20
8
64×40
GAL16V8A
20
15,25,20,10
55,90,115
16
8
64×32
GAL20V8A
24
15,25,20,10
55,90,115
20
8
64×40
GAL16V8B
20
7,5,10
115
16
8
64×32
GAL20V8B
24
7,5,10
115
20
8
64×40
通
用
型
GAL18V10
20
15,20
115
18
10
96×36
GAL22V10
24
10,15,25
130
22
10
132×44
GAL26CV12
28
15,20
130
26
12
122×52
异步型
GAL20RA10
24
12,15,20,30
100
20
10
80×10
FPLA型
GAL6001
24
30,35
150
21
10
78×64
×32
在线可编程型
ispGAL16Z8
24
20,25
90
16
8
64×32
GAL器件的编程及使用:
在对GAL器件进行编程时有多种编译软件可供选用,如FM软件,ABLE软件,PALASM2软件等,就这几种软件相比而言,它们各有特点。
它们各自运算符号的多少决定了用户编写逻辑方程的自由度,从下面表格所示可以看出,将F=A⊕B时,ABLE可用A$B表示,而FM只能将F=A⊕B,写成F=AB+AB来表示。
非
与
或
组合
逻辑
时序
逻辑
三态
控制
异或
异或非
锁存
控制算符为分组和组合
FM
/
*
+
=
:
=
.OE
ABLE
!
&
#
=
:
=
$
!
$
()
PALASM2
/
*
:
+:
=
:
=
*=
由于我们目前使用的是FM,我们就以此软件进行GAL编程举例,仅从应用角度说明GAL的使用方法:
下面是首先认识一下GAL16V8芯片的输入输出脚排列次序,
VCC191817161514131211
GAL16V8D
)L25LP
C749D12
123456789GND
然后在微机上打开一编辑窗口,在此窗口内进行编程,建立用户源文件:
PLD16V8书写器件名称
BASICGATES文件名或逻辑功能
XDP2000.6.18编者姓名,时间
SHIYANLATTICEV4.6用途,公司,版本等此四行统称标题行是必须要有的。
BCDEMNPQHGND这一行为定义输入脚
IJZYXWVUAVCC定义输出脚
;LOGICEQUATIONS分号打头的仅为注释行,在汇编时将被忽略。
U=/A
V=B*C
W=D+E
X=/M+/N
/Y=P*/Q+/P*Q
Z=/H+/I+/J
DESCRIPTION结束句的关键词
这个简单的基本门逻辑小程序就编写完了,然后再转换生成.JED檔,再通过和微机相连的GAL编程器将上面的编的程序写入GAL16V8芯片即可。
不过值得一提的是:
1.凡是在编程时没有用到的输入输出脚,一律用NC加以标注
2.每个输入输出脚名字不能超过8个
3.每个表达式中的或相不能超过8个
4.每个表达式中的与相不能超过64个
5.输入端不够用时,可用输出脚作输入用,但输入脚不可作输出用
6.输入端最多可达16个,输出端最多可达8个,15,16脚只能作输出用。
7.当设计时序逻辑电路时,第一脚必须接CLOCK时钟源
8.第11脚不能做输出用,一般接地
VCC=5V,最要注意的是如果用GAL芯片做实验是在面包板上进行的时候,特别要注意GAL芯片接地脚一定要牢固可靠的接地。
然后再接VCC5V电源,否则GAL芯片可能就烧坏了。
实验四时序脉冲分频分配延迟与整形电路
时序脉冲电路在计算机中是不可缺少的一部分。
主要有振荡源(目前都用晶振)、主脉冲、分频器、分配器、延迟和整形电路、单脉冲和定数脉冲电路等组成。
以产生周期和所要求的脉冲分配。
目前计算机的速度越来越高,对脉冲本身的波形和一致性要求也越来越高。
如在高频电路中,为了保证时间配合,防止干扰等,主脉冲在加以驱动后以电平(即宽脉冲
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 八位 数据 串行 输入 并行 输出 逻辑设计
![提示](https://static.bdocx.com/images/bang_tan.gif)