光纤通信实验箱芯片资料.docx
- 文档编号:11216344
- 上传时间:2023-02-25
- 格式:DOCX
- 页数:16
- 大小:358.27KB
光纤通信实验箱芯片资料.docx
《光纤通信实验箱芯片资料.docx》由会员分享,可在线阅读,更多相关《光纤通信实验箱芯片资料.docx(16页珍藏版)》请在冰豆网上搜索。
光纤通信实验箱芯片资料
1、MC10116芯片管脚功能图与逻辑图
MC10116是一个双通道的驱动器,4、5脚输入相应的2、3脚输出,为一个通道;9、10脚 输入相应的6、7脚输出,为第二个通道。
MC10116管脚功能图
MC10116管脚功能图
逻辑图
2、OP07放大器芯片管脚图与逻辑图
OP07是一个高性能的低频运算放大器,放大信号的频率低于600KHz,2、3脚输入相应的6脚输出。
典型应用如下图所示。
MC10116管脚分布图
MC10116典型应用图
3、SN75107放大器芯片管脚图与逻辑图
75107是一个高性能的、双通道的比较器。
SN75107管脚分布图
SN75107的逻辑功能图
4、MAX435放大器芯片管脚图与逻辑图
MAX435是高性能的视频宽带放大器,可单端或双端输入、输出。
2、6脚输入,9、13脚输出。
MAX435管脚分布图
MAX435典型应用图
5、MAX404放大器芯片管脚图与逻辑图
MAX404是一个高性能的低阻抗输出放大器,主要应用于视频输出级放大器。
2、3脚输入,6脚为输出。
MAX435管脚分布图
MAX435典型应用图
5、HFBR1414T光发送和HFBR2416光接收模块的应用
HFBR1414T和HFBR2416T是一对高性能的数据光纤通信传输模块,采用多模光纤传输。
MAX435典型应用图
HFBR1414T管脚分布图
(底视图)
1、NC(空)
2、Signal(信号输入)
3、VEE(接地或负电源)
4、NC(空)
5、NC(空)
6、VCC(正电源)
7、VEE(接地或负电源)
8、NC(空)
HFBR2416T管脚分布图
(底视图)
1、NC(空)
2、VCC(正电源)
3、COMMON(接地或负电源)
4、NC(空)
5、NC(空)
6、Data(信号输出)
7、COMMON(接地或负电源)
8、NC(空)
6、光收发一体模块的应用
主要应用于高速的数据传输,采用单模光纤,传输距离长。
1、接收信号地
2、接收数据输出(同相)
3、接收数据输出(反相)
4、收到信号有无检测输出
5、接收侧正电源
6、发送侧正电源
7、发送数据(反相)
8、发送数据(同相)
9、发送信号地
MAX435管脚分布图
MAX435典型应用图
7、75452的管脚功能与典型应用
75452是电流驱动器,可直接用作数字光发送机的驱动电路。
75452管脚分布图
75452的典型应用图
8、MAX232的管脚功能与典型应用
MAX232是TTL电平到RS232电平的转换芯片,其中有两个通道。
MAX232管脚分布图
MAX232的典型应用图
9、PBL38710的管脚功能与典型应用
PBL38710是爱立信公司推出的用户接口电路,完成二四线转换等功能。
PBL38710管脚分布图
PBL38710的典型应用图
10、PCM编解码芯片:
TP3067
一、原理框图
二、引脚符号
TP3067管脚排列图
符号功能
VPO+接收功率放大器的同相输出
GNDA模拟地,所有信号均以该引脚为参考点
VPO-接收功率放大器的倒相输出
VPI接收功率放大器的倒相输入
VFRO接收滤波器的模拟输出
VCC正电源引脚,VCC=+5V士5%
FSR接收帧同步脉冲,FSR为8kHz脉冲序列。
DR接收帧数据输入.PCM数据随着FSR前沿移入DR
BCLKR\CLKSEL在FSR的前沿后把数据移入DR的位时钟,其频率可从64kHz至2.48MHz。
MCLKR\PDN接收主时钟,其频率可以为1.536MHz、1.544MHz或2.048MHz.
MCLKX发送主时钟,其频率可以是1.536MHz,1.544MHz或2.048MHz.它允许与MCLKR异步,同步工作能实现最佳性能。
BCLKXPCM数据从DX上移出的位时钟,频率从64kHz至2.048MHz,必须与MCLKX同步。
DX由FSX启动的三态PCM数据输出。
FSX发送帧同步脉冲输入,它启动BCLKX并使DX上PCM数据移到DX上。
ANLB模拟环回路控制输入,在正常工作时必须置为逻辑“0”,当拉到逻辑“1”时,发送滤波器和前置放大器输出被断开,改为和接收功率放大器的VPO+输出连接。
GSX发送输入放大器的模拟输出。
用来在外部调节增益。
VFXI-发送输入放大器的倒相输入。
VFXI+发送输入放大器的非倒相输入。
VBB负电源引脚,VBB=-5V±5%。
11、HDB3编解码芯片:
CD22103
一、原理框图
二、管脚功能
第1脚:
NRZI—发端非归零码输入脚
欲需进行HDB3编码的非归零输入数据,它被编码时钟CP1的下降沿定位。
第2脚:
CP1—发端编码时钟输入脚
对NRZI数据编码的输入时钟。
第3脚:
AMI/HDB3—码变换方式选择输入脚,
若AMI/HDB3=L,为NRZ-AMI编译码;
若AMI/HDB3=H,为HDB3编译码。
第4脚:
NRZO—收端非归零码输出脚
译码后非归零数据,它定位于CP2上升沿。
第5脚:
CP2—收端解码时钟输入脚
对AIN、BIN数据进行解码的时钟信号。
第6脚:
SET—输入HDB3码连零告警置位端。
第7脚:
AIS—HDB3码连零告警输出端。
当SET=L时,译码计数器清零,此后若
AIS=L,表示前段在SET=H期间译码过程中出现不少于3个“0”;若AIS=H,表示出现少于3个“0”。
当SET=H时,使译码计数器工作,进行连“0”统计。
第8脚:
GND—地。
第9脚:
ERR—收端误码检测输出端、
它一违犯HDB3编码规律为标准,统计接收HDB3码的错误情况。
若HDB3码出现同极性的3个“1”时,则ERR=H。
第10脚:
CP3—收端时钟输出端
提供为位同步需要的时钟信息,若LTE=L,CP3=AIN+BIN;
若LTE=H,则CP3=OUT1+OUT2
第11脚:
AIN—解码输入端(+)
第12脚:
LTE—工作自环控制输入脚
自环/工作控制信号,当:
LTE=L,为正常工作状态,编解码器独立,异步地工作:
当LTE=H,内部将OUT1与AIN,OUT2与BIN短接,CP3=OUT1+OUT2,电路处于环路测试状态,此时NRZ相对于NRZ0延时6.5个时钟周期。
第13脚:
BIN—解码输入端
(一)
表示接收的欲解码两路单极性HDB3(+)、
(一)码序列,它输入后被解码时钟CP2的上升澡抽样。
第14脚:
OUT1—发端编码输出端
(一)
第15脚:
OUT2—发端编码输出端(+)
表示编码后HDB3的两路单极性码序列,通常经变压器合成三电平HDB3码。
HDB3码输出。
第16脚:
V+—正电源,电压通常为+5V±5%。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 光纤通信 实验 芯片 资料