EDA实训频率计.docx

EDA实训频率计.docx

《EDA实训频率计.docx》由会员分享，可在线阅读，更多相关《EDA实训频率计.docx（10页珍藏版）》请在冰豆网上搜索。

EDA实训频率计

桂林理工大学高等职业技术学院

数字电路EDA设计实训指导

课程名称：

数字电路EDA设计

题目：

频率计及PCB

学生姓名：

陈日荣

专业：

09通信1

学号：

5091968104

指导老师：

韦燕

日期：

2011-7-5

第一部分设计任务书

一、题目：

应用VHDL设计的频率计以及硬件电路PCB

二、内容：

设计一个4位十进制频率计，学习复杂数字系统的设计方法。

三、设计要求：

测量并显示1HZ-999MHZ的频率。

四、在明确设计任务和要求的前提理解设计指导书的前提下，自己查阅相关资料，进行设计和论证。

第二部分实施计划

一、总课时：

30节

二、时间安排：

1、时间：

第19、20周（6月27号—7月8号）

2、班级：

08通信技术班（共36人）

指导教师：

韦燕

日期

内容

地点

备注

6月27日

根据选题，完成相应的功能模块，实例的分析

3601

6月28日—6月29日

讨论将选题划分为相应的功能模块，编写程序

3601

7月1日—7月4日

制作PCB

3601

7月5日—7月6日

调试，修改

硬件实现

3601

7月7日—7月8日

书写报告、答辩、评分

3601

3601验收

应用VHDL设计的频率计以及硬件电路PCB

09通信1陈日荣04号

摘要

本论文通过对基于EDA技术PCB印制电路板的制作工序，熟悉EDA的制作过程，在电子设计领域，随着计算机技术、大规模集成电路技术、EDA（ElectronicsDesignAutomation）技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。

基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。

本文首先综述了EDA技术的发展概况，FPGA开发的流程、优点，VHDL语言的历史、开发步骤及其优点；然后介绍了频率测量的一般原理；接着使用EDA技术，用VHDL语言完成了数字频率计系统的设计工作；最后介绍了EDA技术的前沿发展趋势及系统开发的几点体会。

本课题的数字频率计设计，完全使用一块复杂可编程逻辑器件CPLD（ComplexProgrammableLogicDevice）芯片EP1C3T1148C实现整个电路的测试信号控制、各种时序逻辑控制、计数功能、数码管的显示输出。

在MAX+PLUSII、QUARTUS软件平台上，用VHDL语言编程完成的软件设计、编译、调试、仿真和下载。

不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小、可靠性高、测频范围宽、精度高等优点。

本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及软件编程设计。

关键词：

频率计PCB硬件FPGA元件例化

Summary

Inthispaper,basedonthetechnologyofEDAPCBprintedcircuitboardproductionprocess,familiarwiththeprocessofmakingEDAinelectronicDesignfield,alongwiththecomputertechnology,largescaleintegratedcircuittechnology,EDA（well）thedevelopmentofthetechnologywouldAutomationandprogrammablelogicdevices,thewideapplicationoftraditionalbottomofthedigitalcircuitDesignmethod,thetool,thedevicehaslaggedfarbehindtoday'stechnologydevelopment.BasedonthetechnologyandhardwaredescriptionlanguageEDAoftop-downdesigntechnologyistakeupmoreandmoreofthedigitalsystemdesigntask.ThepaperfirstlysummarizestheEDAtechnology,thedevelopmentsituationofthedevelopmentprocess,andtheadvantagesofFPGA,VHDLlanguagehistory,developmentstepsanditsmerit;Andthenintroducedthefrequencymeasurementsofthegeneralprinciple;ThenuseEDAtechnology,withVHDLlanguagecompletedthedigitalfrequencyplan.

Keywords:

thefrequencyofPCBhardwareFPGAcomponentsinstantiated

前言

本次EDA实训，在梁向东老师的要求下，韦燕老师的指导下，完成了用VHDL设计的频率计以及硬件电路的PCB，本次实训与其他同学的题目有所不同，这都是为了为9月的电子设计大赛做好热身的准备，做一次硬件电路主要是体验一次硬件电路中对CPU的供电，包括+5V，+3.3V，+2.5V，CPU对外围控制电路的驱动电流大小，以及CPU的管脚顺序排列，CPU的封装。

FPGA是一个管脚非常丰富的芯片，所以对电路的布线和排版都很讲究。

本次实训不但进行软件的练习而且进行硬件的制作，所以对FPGA的加强认识起到了很好的帮助。

概述

频率计主要有时钟模块，计数模块，控制模块，锁存模块，显示模块组成。

实验原理：

根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的脉冲计数允许信号，1秒计数结束后，计数值（即所测信号频率）锁入锁存器，并为下一次测频作准备，即将计数器清零。

设计一个频率计，它的频率测量范围是1HZ-999MHZ，显示为8个数码管组成。

时钟模块，对实验板上的频率进行分频，为计数，控制，锁存模块提供时间。

实验箱上的时钟频率是12M，为了给其他的模块提供所要的时钟，要对12M的时钟进行分频，从12M的分频到1M，1M分频到1K，1K分频到1HZ。

控制模块，产生1秒脉宽的计数允许信号、锁存信号和计数器清零信号。

计数器模块，由8个计数模块子程序元件路列化二成，它的作用是对输入信号的脉冲数进行累计，利用控制模块对输入信号的脉冲进行计数的方法进行测频，当计数模块复位和计数使能开启后，计数模块进行计数，当使能关闭后计数停止并且计数复位。

锁存器模块，主要是对计数模块所计算得到的数目进行锁存，为显示部分提供数据。

显示模块，对锁存器模块送过来的数据进行译码然后将频率值显示在数码管上。

方案比较与论证

方案一：

它由一个测评控制信号发生器TESTCTL,一个有时钟使能的计数器，一个锁存器reg和一个译码器encode组成。

频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。

这就要求TESRCTL能产生一个1s脉宽的周期信号，并对频率计的每一个计数器CNT10的ENA使能端进行同步控制。

当TETEN高电平时允许计数，并保持其所计的数。

在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1s的计数值锁存进锁存器REG中，并由外部的7段译码器译出并稳定显示。

方案一测频法数字频率计框图

方案二：

本方案使用的是数字编译码集成电路和无线电收发模块，可显示呼叫床位的号码或房间号码。

发送端发出信号后送入编码器，编码器输出特定的脉冲对发射机经行调制，由发射机向空间辐射无线电波。

接收端在接收到信号后送由与编码器配套的解码器中，解码器将信号分别送到译码显示器去控制指示灯和声音集成电路去控制扬声器。

系统总体构成包括编码发射部分、接收译码部分、译码显示部分、声音集成放大部分与电源部分共五个模块，系统组成框图如图2.2所示。

等精度数字频率计框图

方案论证

上面两种方案都能够达到设计目的，下面进行论证：

方案一：

测频法测量。

就是用计数器计算1S内输入信号周期的个数。

原理简单明了，用Verilog语言编写出来的系统精度很高，仿真时几乎没有误差。

其实现电路也比较简单，仅用ＦＰＧＡ芯片加上外围电路，如晶振电路，复位电路，ＪＴＡＧ下载电路，电源电路等就可以实现系统数字频率计的功能！

但如果要做成实物的话，在测量低频时频率的量化误差就会对测量精度产生严重影响，此时应该采用测周期法间接测量频率。

方案二：

等精度频率计。

此种方案能够保证计数器的工作时间恰好等于被测信号的完整周期数，这保证了信号在任何频率条件下都能保持恒定精度。

系统对信号进行计数后还需要运用单片机进行处理，才能得到其频率。

本方案原理较第一方案要复杂一些，但是精度得到了保证。

但系统的核心只有一部分能用VERILOG描述处来，数据的处理还得靠单片机来执行，所以系统整体电路较为复杂。

做成实物之后的成本也会大幅上升。

方案选择

由于我们我们第一次进行EDA设计，知识和经验都不丰富。

第一种方案原理简单明了而且很容易实现，第二种方案原理较为复杂而且还要用到单片机，增加了设计难度，也不利于节约成本。

所以，我们决定采用第一种方案即直接测频法数字频率计。

第三部分.硬件电路PCB部分

1.电源部分设计

2.CPU部分设计

3.0显示部分设计

4.PCB设计

第五.总结与自我评测

为期俩周的EDA让我学到了很多，包括程序的，硬件的，还有实验箱的使用方法的应用，程序的下载，管脚的锁定。

这次EDA实践让我更深刻的了解了现代数字电路系统设计相对于传统电子系统设计的模式的优势，采用分层次设计使得设计简单有顺序，错误容易改正，在编写程序的过程中注意程序的逻辑结构和条理性，在写程序时会输错部分关键字或漏掉一些小的标点之类的，导致编译不通过，需要经过反复查找，所以，觉得在输程序时就应注意细节，提高一次正确率，避免一些小错误的发生，起到事半功倍的效果。

分配管脚的时候，会发现某写管脚被重复分配，导致冲突；另外，在分配数码管的管脚时应注意低四位和高四位数码管的管脚分配，由于本次设计使用的开发板上有8个数码管，最高两位的数码管用不到，所以始终不予显示，编制显示码表的时候，从h~~~a赋值应该最高位为h，最低位为a,一开始时弄反了，编制的错误码表导致输出错码。

后来仔细看实验指导书，自己发现了错误，予以及时纠正。

熟悉了，FPGA的供电，管脚顺序。

0

参考文献

[1]潘松,黄继业.EDA技术实用教程[M].北京:

科学出版社,2002.

[2]杨君,王景存.基于VerilogHDL的流水线的设计方法及应用[J].武汉科技大学学报（自然科学版）,2002,25（4）:

394—396.

[3]郝国法,黄睿,郝琳,等.FPGA在自动售邮票机设计中的应用[J].武汉科技大学学报（自然科学版）,2001,24

（2）:

178—180.

[4]王景存,李炳生,郝国法,等.用FPGA实现数字逻辑分析仪设计[J].武汉科技大学学报（自然科学版）,2001,24

（1）:

298—300.

[5]胡华春,石玉.数字锁相环原理与应用[M].上海科学技术出版社,1990