基于VHDL的2FSK的信号发生器.docx
- 文档编号:11148341
- 上传时间:2023-02-25
- 格式:DOCX
- 页数:7
- 大小:20.60KB
基于VHDL的2FSK的信号发生器.docx
《基于VHDL的2FSK的信号发生器.docx》由会员分享,可在线阅读,更多相关《基于VHDL的2FSK的信号发生器.docx(7页珍藏版)》请在冰豆网上搜索。
基于VHDL的2FSK的信号发生器
基于VHDL的2FSK的信号发生器
通信原理课程设计报告 题 目基于VHDL的2FSK的信号发生器学 院 电子信息工程学院 专 业 电子信息工程 学生姓名 XXX 学 号 XXX 年级XXX 指导教师 XX 职称 XXX 二〇一〇年十二月 I 基于VHDL的2FSK信号发生器 摘要:
二进制频移键控技术具有方法简单,易于实现,解调不需恢复本地载波,可以异步传输,抗噪声和抗衰落性能较强等优点。
基于VHDL和MAX+plusⅡ软件开发平台,利用VHDL硬件描述语言,自上而下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件2FSK信号发生器的设计,介绍了具体设计方法和仿真分析结果。
上述设计除了系统行为和功能描述以外,其他所有的功能都是计算机自动完成。
该设计容量大、速度快、体积小,在电子行业应用中,占有极其重要的地位。
关键词:
2FSK;VHDL;信号发生器 II 目录 第1章绪论...................................................................................................................................................1 选题背景.........................................................................................................................................1研究的主要内容.............................................................................................................................1第2章2FSK信号发生器的原理..................................................................................................................2 2FSK信号的调制与解调................................................................................................................22FSK信号产生原理........................................................................................................................2VHDL语言特点................................................................................................................................3VHDL语言结构................................................................................................................................3第3章2FSK信号发生器建模与程序设计..................................................................................................5 2FSK的核心程序段........................................................................................................................52FSK信号发生器各模块................................................................................................................6 分频器.................................................................................................................................6m序列产生器......................................................................................................................7跳变检测.............................................................................................................................7正弦信号的产生.................................................................................................................8仿真波形及分析..............................................................................................................................8结论...............................................................................................................................................................10
成都学院课程设计报告 an?
?
?
1,概率为P1-P)?
0,概率为 :
s(t)为对s(t)逐码元取反而形成的脉冲序列,其表达式见式 s(t)?
?
anng(t-nTn) 其中,an是an的反码,即若an?
0,则an?
1;若an?
1,则an?
0。
an表达式见式:
?
0,概率为P an?
?
1,概率为(1?
P)?
2FSK信号的功率谱公式见式:
Pe(f)?
TnSa2?
?
(f?
f1)Tn?
?
Sa2?
?
(f-f1)Tn?
16?
Sa2?
?
(f?
f1)Tn?
?
Sa2?
?
(f?
f1)Tn?
?
?
?
1?
?
(f?
f1)?
?
(f-f1)?
?
(f?
f1)?
?
(f-f2)?
16数字调频信号的解调方法很多,如鉴频法、相干检测法、包络检测法、过零检测法、差分检测法等。
相干解调2FSK系统的抗噪声性能优于非相干的包络检测,但需要插入两个相干载波电路较为复杂。
包络检测无需相干载波,因而电路较为简单。
当输入信号的信噪比r很大时,两者的相对差别不是很明显。
一般而言,大信噪比时常用包络检测法,小信噪比时才用相干解调法。
VHDL语言特点 VHDL语言即超高速集成电路硬件描述语言。
它是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。
特别适合描述复杂的组合逻辑、组运算、状态机和真值表,是1980年美国国防部实施超高速集成电路VHSIC项目中开发形成的描述集成电路结构和功能的标准语言,并在1987年成立了IEEE的标准。
和传统门级设计方法相比有以下几个特点:
(1)设计层次高,用于在较复杂的运算时能尽快的发现问题,缩短设计周期,产品上市快,从而降低成本;
(2)与工艺无关,独立实现,修改方便,系统描述能力强;(3)可读性好,有利于交流,适合文档保存;(4)VHDL标准、规范并且可移植性强; (5)VHDL类型多并且支持用户自定义类型,支持自上而下的设计方法和多种电路设计。
VHDL语言结构 一个完整的VHDL程序通常包括实体(Entity)、结构体(Architecture)、配置(Configuration)、 3 成都学院课程设计报告 程序包集合(Package)和库(Library)5个部分。
前4部分是可分别编译的源设计单元。
库存放已经编译的实体、结构体、配置和程序包集合。
VHDL程序结构的实体是VHDL的硬件抽象,它表示具有明确的输入、输出的硬件设计的一部分。
结构体指定设计实体输入和输出之间的行为、逻辑关系或功能,并且可以采用行为风格、数据流风格、结构化风格或3种风格的混合形式进行描述。
其VHDL的结构如图2-2中图a)所示。
VHDL允许设计者对单个实体定义多个结构,并提供一个配置管理器,负责管理在特定的编译和仿真间使用某个结构体,并对仿真的结果进行比较,从中可以选出最佳的结构体,如图2-2中图b)所示。
实体说明实体结结构体构体1结构体2结构体3 a)VHDL结构图 b)有多个实体的VHDL程序结构 图2-2VHDL程序结构图 [3] 4 成都学院课程设计报告 第3章2FSK信号发生器建模与程序设计 2FSK的核心程序段 LIBRARYIEEE:
USE_LOGIC_;USE_LOGIC_;ENTITYfskIS PORT(clock:
INSTD_LOGIC;------正弦波发生器 dout:
OUTSTD_LOGIC_VECTOR(7DOWNTO0)-----并行数据DATA Code:
BUFFERSTD_LOGIC);----输出m序列ENDfsk; SIGNALm:
STD_LOGIC_VETOR(2DOWNTO0);---m序列PROCESS(sinclk1)----sinclk1100分频得到coderate码元速率M_sequence_from:
----产生“1110010”m序列PROCESS(coderate)BEGIN IF(coderate’eventANDcoderate’1’)THENm(0) PROCESS(sinclk,clock,code)BEGIN IF(code=‘0’)THENsinclk ELSEsinclk Jump_high 5 成都学院课程设计报告 IF(sinclk’eventANDsinclk=‘1’)THENtemp IF((count100=\ELSEcount100 PROCESS(count100)----产生正弦波的一个周期内的100个样点值BEGIN CASEcount100IS WEEN\“01111111”;WEENothers=>null;ENDCASE;EDNPROCESS;ENDfsk_arch; 2FSK信号发生器完整程序见附录。
2FSK信号产生器各模块 整个2FSK系统共分为分频器、m序列产生器、跳变检测、正弦波信号发生器和DAC数模变换器等5部分,其中前4部分FPGA器件完成。
图3-1所示为2FSK信号发生器框图。
M序列产生器时钟输入跳变检测分频器正弦信号发生器120KHzDAC 图3-12FSK信号发生器框图 分频器 本设计的数据速率为/s,要求产生和两个正弦信号。
对每个码元持续周期所对应正弦信号取100个采样点,因此要求能产生两个时钟信号:
和120KHz。
基准时钟外部时钟输入,因此需设计一个100分频器产生 6 成都学院课程设计报告 120KHz信号,再设计一个100分频器产生信号 m序列产生器 m序列是伪随机序列的一种,它的显著特点是:
随机特性;预先可确定性; 循环特性,从而在通信领域得到了广泛的应用。
本设计用一种带有两个反馈抽头的三级反馈移位寄存器得到一串“1110010”循环序列,并采取措施防止进入全“0”状态。
通过更换时钟频率,可以方便地改变输入码元的速率。
m序列产生器的电路结构如图3-2所示。
或门异或门[4,5] 。
或非门D Q时钟信号CLKD QCLKD QCLK 图3-2“1110010”伪随机m序列产生器图 跳变检测 将跳变检测引入正弦波的产生中,可以使每次基带码元上升沿或下降沿到来时,对应输出波形位于正弦波形的sin0处。
[6] 基带信号的跳变检测可以有很多方法,图3-3所示为一种在可编程逻辑器件中实现的方案。
基带码元异或门D Q时钟信号CLK跳变输出 图3-3信号跳变检测电路图 7
成都学院课程设计报告 正弦信号的产生 用数字电路和DAC变换器可以产生要求的模拟信号。
根据抽样定理可知,当用模拟信号最大频率两倍以上的速率对该模拟信号采样时,便可将原模拟信号不失真地恢复出来。
本设计要求得到的是两个不同频率的正弦信号,其频率正好呈倍数关系。
设计中对的正弦波一个周期采样100个点,即采样速率为原正弦信号频率的100倍。
因此完全可以在接收端将原正弦信号不失真地恢复出来,从而可以在接收端对FSK信号正确地解调。
本设计中每个采样点采用8位量化编码,即8位分辨率。
采样点的个数与分辨率的大小主要取决于FPGA器件的容量,其中分辨率的高低还与DAC的位数有关。
本设计中,数字基带信号与2FSK调制信号的对应关系为:
“0”对应,“1”对应。
具体的正弦波信号产生器可以用查找表来实现。
按前面的设计思想,本方案需要设计有100个单元的查找表,其中每个单元分别保存100个正弦波采样的对应样值。
当码元1变为0时,为了产生的正弦信号,只需要将查找表中的内容逐一读出即可,直到将查找表中所有单元读取完毕,然后再从第一单元开始读取。
这样,每个码元周期内将输出一个周期的正弦波信号。
当码元0变为1时,为了产生的正弦信号,就不能逐一读取所有单元了,而要每隔一个单元读取一个样值。
这样,在每个码元周期内就会对整个查找表读取两次,即输出两个周期为的正弦波信号。
功能仿真波形及分析 2FSK的总体波形如图3-4所示,其中CLOCK为正弦波发生器时钟MODE表示0:
2FSK;1:
2PSK,CLK120为用于产生一个的正弦波信号,CLK240为用于产生一个的正弦波信号,VALUE为正弦波的采样点峰值,M_MODE为输出m序列。
图3-42FSK仿真波形图 下图3-5所示为产生的2FSK波形,可以明显地看到在M_MODE跳变前后VALUE的码元宽度相差一倍,实现了2FSK的频率变化来传递数字信息,即120KHz表示信号“0”,240KHz表示信号“1”。
8 成都学院课程设计报告 图3-52FSK仿真波形图 下图3-6可以看出传递信号“1”的波形密度明显比传递信号“0”的波形密度高。
图3-62FSK仿真波形图 2FSK的信号传递频率从下图3-7中可以看出为240KHz,信号“1”和“0”的跳变是通过相位的改变来实现的。
图3-72FSK仿真波形图 9 成都学院课程设计报告 结论 本设计基本达到了设计要求所述的2FSK信号发生器的功能。
模拟检测表明,在这个课程设计中,需要输入一个整周期内100个采样点的值,没有利用查找表的方法实现,而是直接在程序中输入100个采样点的值。
2FSK信号发生器主要有分频器,m序列产生器,跳变检测,正弦信号发生器和DAC几个部分组成。
2FSK的关键是通过判断信号跳变是来改变频率的变化,2PSK的关键是通过信号的跳变来改变相位的变化。
并且我们通过仿真图能够看出设计的2FSK信号发生器符合要求。
这次课程设计为2FSK信号发生器的设计,是在学习了VHDL语言后进一步对其灵活运用,进行的仿真设计。
课程设计用了一周时间,首先,了解了该设计的要去,通过查找资料,学习了设计的方法,进而对设计分析。
然后划定各个功能模块,并分别对各功能模块进行底层设计,并将各功能模块按需要连接起来进行顶层的设计。
最在EDA课程学习的VHDL语言为基础上,通过MAX+plusⅡ软件开发环境对各功能模块分别进行调试、编译,实现模块的功能,并分别进行了仿真和分析。
另外,本次课程设计能够顺利完成,要感谢石老师课堂上给我们悉心地传授知识,以及班上优秀的同学给予的帮助。
本次课程设计遇到了很多麻烦,比如:
资料不好查找,图书馆该课题的书几乎没有,只有通过网络搜寻或查看其它的书籍,不懂的地方通过问同学和老师来获取帮助。
而且对于MAX+plusⅡ软件的运用不是很熟悉,通过自己网上查询和同学帮助,最终能够将系统进行仿真。
在仿真时问题最大,程序是自己参考其他论文资料的,但是程序出现了错误,仿真时M序列始终无法显示波形,最后也是通过自己和同组同学查阅很多资料,向同学请教等修改了程序,且能够完全进行仿真测试。
通过该课程设计,我们了解到数字系统的设计可以直接面向需求,根据系统的行为和功能要求,自上自下地逐层完成相应的描述、综合、优化、仿真与验证,直到生成器件。
本设计过程除了系统原理介绍、VHDL语言结构描述、信号发生器建模,其它的所有设计过程都用MAX+PlusⅡ软件来完成。
通过该设计,对MAX+PlusⅡ软件的运用更加熟练,同时对VHDL语言掌握更加熟悉。
做到了电子设计自动化。
10 成都学院课程设计报告
成都学院课程设计报告 ELSIF(COUNT=5)THEN COUNT CLK240 PROCESS(CLK240) --分频为120KHz的CLK120信号 BEGIN IF(CLK240’EVENTANDCLK240=‘1’)THEN CLK120 PROCESS(CLK120) --LOAD_CLK1100分频得到CODERATE码元速率BEGIN IF(CLK120’EVENTANDCLK120=‘1’)THEN IF(COUNT50=49)THEN COUNT50 CODERATE M_SEQUENCE_FORM:
--产生\序列PROCESS(CODERATE)BEGIN IF(CODERATE’EVENTANDCODERATE=‘1’)THEN M(0) 13 成都学院课程设计报告 ENDIF;ENDPROCESS; PROCESS(CODERATE)BEGIN IF(CODERATE’EVENTANDCODERATE=‘1’)THEN M
(2) M_CODE PROCESS(MODE,CLK240,CLK120,M_CODE)BEGIN IF(MODE=‘0’ANDM_CODE=‘0’)THENSINCLK ELSESINCLK JUMP_HIGH PROCESS(SINCLK) --2FSK与2PSK对跳变的不同处理BEGIN IF(SINCLK’EVENTANDSINCLK=‘1’)THEN TEMP IF((COUNT100=99)OR(JUMP_HIGH=‘1’))THENCOUNT100 14 成都学院课程设计报告 ENDIF;ENDIF;ENDPROCESS; PROCESS(COUNT100) --产生sin周期波形的1个周期内的100个样点值BEGIN CASECOUNT100IS when0=>valuevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevalue 15 when23=>valuevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevalue 成都学院课程设计报告 16 when53=>valuevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevalue 成都学院课程设计报告 17 when83=>valuevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevalueNULL; ENDCASE;ENDPROCESS;ENDPSKFSK_ARCH; 成都学院课程设计报告 18
when83=>valuevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevaluevalueNULL; ENDCASE;ENDPROCESS;ENDPSKFSK_ARCH; 成都学院课程设计报告 18
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 VHDL FSK 信号发生器