PCB生产工程阻抗制作规范.docx
- 文档编号:11021000
- 上传时间:2023-02-24
- 格式:DOCX
- 页数:14
- 大小:858.22KB
PCB生产工程阻抗制作规范.docx
《PCB生产工程阻抗制作规范.docx》由会员分享,可在线阅读,更多相关《PCB生产工程阻抗制作规范.docx(14页珍藏版)》请在冰豆网上搜索。
PCB生产工程阻抗制作规范
工程阻抗制作规范
1.目的
规范制作阻抗PCB的阻抗计算和阻抗图形设计方法,确保成品的阻抗符合规定。
2.适用范围
适用于本厂客户要求阻抗控制的PCB的阻抗设计及之CAM制作的阻抗图形设计。
3.名词解释
3.1 特性阻抗(CharacteristicImpedance):
当一条导线与大地绝缘后,导线与大地彼此之间的阻抗。
3.2 差分阻抗(DifferentialImpedance):
二条平行导线与大地绝缘后的阻抗,两条导线与大地彼此之间的阻抗。
4.阻抗控制的制作规格范围
一般地,对于成品产品来说,我司控制的阻抗值的规格范围为±10%,如客户又特别要求,可根据客户设计的产品结构或客户要求的阻抗规格制作。
4.1 与阻抗控制计算有关的各个材质的计算参数如下:
⑴.芯板:
介电常数为4.5±0.2操作中,根据客户要求,以及产品的需要,可向板材供应商了解芯板的具体层压结构,然后依照该芯板的Prepreg配方的介电常数来计算。
⑵.7628Prepreg
A、介电常数为4.5±0.2
B、压合后的介质厚度为(内层100%残铜理论值):
RC%47 压合后的介质厚度为 190±10UM,RC%43 压合后的介质厚度为180±15UM。
⑶. 2116Prepreg
A、介电常数为4.3±0.2
B、压合后的介质厚度为(内层100%残铜理论值):
RC%54 压合后的介质厚度为118±10UM,RC%50压合后的介质厚度为105±10UM。
⑷. 1080Prepreg
A、介电常数为4.2±0.2
B、压合后的介质厚度为(内层100%残铜理论值):
RC68%压合后的介质厚度为71±8UM,RC%62压合后的介质厚度为65±8UM。
⑸.当选用几种Prepreg同时压合时,则采用最高的介电常数与最低的介电常数的平均值进行计算。
⑹.内层板材铜厚计算数据:
板材铜厚是70um用62um计算,板材铜厚是35um用30um计算,板材铜厚是18um用16um计算。
⑺.防焊厚度计算数据:
20um
⑻.层间介质量厚度的计算方法,及压合后总的厚度计算方法如下:
A、层间介质厚度的计算方法
层间Prepreg压合后的理论数据:
[(1-内层的残铜率%)X内层基材的铜厚]=介质厚度
B、压合后总的厚度计算方法:
各芯板厚度+各层的铜厚+各介质厚度=压合后总厚度
4.2 留意各个材质供应商的各个材质指标有所不同。
4.3 现阶段,我司阻抗PCB控制的规格主要有下列几种:
4.3.1 特性阻抗:
成品50欧姆-70欧姆
A、要求理论值计算特性阻抗控制的范围为53欧姆-67欧姆
B、产品的制作参数要求如下:
①客户原本设计的特性阻抗线线宽:
100-150um。
②客户原本设计的与特性阻抗线相邻的线距最小为:
100um。
③与特性阻抗线相邻的介层的厚度要求为:
105um±15um。
4.3.2 特性阻抗:
56欧姆±10%
4.3.2.1要求理论值计算特性阻抗控制的范围为56欧姆±8%:
4.3.2.2产品的制作参数要求如下:
①客户原本设计的特性阻抗线线宽:
125um。
②客户原本设计的与特性阻抗线相邻的线距最小为:
100um。
③与特性阻抗线相邻的介层的厚度要求为:
105um±15um。
4.3.3 特性阻抗:
成品60欧姆±10%
4.3.3.1要求理论值计算特性阻抗控制的范围为60欧姆±8%:
4.3.3.2产品的制作参数要求如下:
①客户原本设计的特性阻抗线线宽:
150um。
②客户原本设计的与特性阻抗线相邻的线距最小为:
100um。
③与特性阻抗线相邻的介层的厚度要求为:
105um±15um。
4.3.4 差分阻抗规格:
4.3.4.1差分阻抗:
90欧姆±10%
A、要求理论值计算差分阻抗控制的范围为90欧姆±8%
B、产品的制作参数要求如下:
①客户原本设计的差分阻抗线线宽:
200um。
②客户原本设计的差分阻抗线线距为305um,且差分阻抗线旁边相邻的线距最小为:
100um。
③与差分阻抗线相邻的介质层的厚度要求为:
105um±15um
4.3.4.2差分阻抗:
100欧姆±10%
A、要求理论值计算差分阻抗控制的范围为100欧姆±8%。
B、产品的制作参数要求如下:
①客户原本设计的差分阻抗线线宽:
150um,客户原本设计的差分阻抗线线距为280um,且差分阻抗线旁边相邻的线距最小为:
100um。
②客户原本设计的差分阻抗线线宽:
100um,客户原本设计的差分阻抗线线距为100um,且差分阻抗线旁边相邻的线距最小为:
100um。
③与差分阻抗线相邻的介质层的厚度要求为:
105um±15um
4.3.5 仿真计算时采用不含防焊的模式进行,MI上必须要求阻抗线蚀刻后控制的线宽公差为-10%/+5%。
4.4 各层代号说明:
CM=元件面阻焊
L1=线路1层(通常为元件面线路)
L2=线路2层(双面板时为焊接面线路)
L3=线路3层
L4=线路4层(4层板时为焊接面线路)
L5=线路5层
L6=线路6层(6层板时为焊接面线路)
L7=线路7层
L8=线路8层(8层板时为焊接面线路)
……以此类推
SM=焊接面阻焊
DRL=阻抗测试孔层(要求为金属化孔)
5.相关权责
5.1 MI组:
依客户要求进行阻抗仿真计算,并将实际所需阻抗值、阻抗线宽、放置位置等内容标注于生产工程制作指示—生产MI。
5.2 CAM:
严格按照生产工程制作指示—生产MI之要求进行阻抗设计排版。
6.参考文件
6.1《电路板厂制作标准》
6.2《电脑菲林制作指示》
7.CAM阻抗图形的制作方法与内容
7.1 一般特性阻抗设计标准:
7.1.1 孔径制作:
1.0-1.2mm,通常取板内相同之钻径,孔中心间距2.54mm。
7.1.2 外层PAD以DRL+0.305mm制作,接线孔PAD以圆形制作,接地孔PAD以方形制用作。
7.1.3 阻抗线长最佳152.4mm,最小不得低于101.6mm。
7.1.4 防焊PAD以外层PAD+0.152mm制作。
7.1.5 护卫线宽度1.143mm,护卫线与阻抗线边到边的距离为0.558mm,但不得小于0.152mm。
7.1.6 L1层标示接地接线层别、阻抗值、原稿阻抗线宽,以方便各制程识别用。
7.1.7 接地层对应接线孔以隔离PAD方式制作,对应接地孔以导通ThermalPad方式制作。
7.1.8 六层以上阻抗板,相邻两个走线层之阻抗线不能重叠,但护卫线与护卫线可以重叠。
7.1.9 外层方形PAD对应接地层为Thermal Pad或直接与铜面导通。
7.1.10 双面板阻抗设计如下:
图一
7.1.11 四层板阻抗设计如下:
7.1.12 六层板设计如下:
说明:
上图模块为最常见的走线方式,即L1L3L4L6为走线层,L2L5为接地层.L3与L4两层阻抗线不允许重叠。
7.1.13 八层板设计如下:
说明:
上图模块为八层板最常见的走线方式,即L1L3L5L6L8为走线层,L2L4L7为接地层.L5与L6两层阻抗线不允许重叠。
7.2 一般差动阻抗设计
7.2.1 孔径制作:
1.0-1.2mm,通常取板内相同之钻径,孔中心间距2.54mm。
7.2.2 外层PAD以DRL+0.304mm制作,接线孔PAD以圆形制作,接地孔PAD以方形制用作。
7.2.3 阻抗线长最佳152mm,最小不得低于102mm。
7.2.4 防焊PAD以外层PAD+0.152mm制作。
7.2.5 护卫线宽度1.143mm,护卫线与阻抗线边到边的距离为0.559mm,但不得小于0.152mm。
7.2.6 L1层标示接地接线层别、阻抗值、原稿阻抗线宽/线距,以方便各制程识别用。
7.2.7 接地层对应接线孔以隔离PAD方式制作,对应接地孔以导通ThermalPad方式制作。
7.2.8 六层以上阻抗板,相邻两个走线层之阻抗线不能重叠,但护卫线与护卫线可以重叠。
7.2.9 外层方形PAD对应接地层为ThermalPad或直接与铜面导通。
7.2.10线宽/线距必须符合流程单要求。
7.2.11两层板设计如下:
7.2.12 四层板设计如下:
7.2.13六层板设计如下:
图七
7.2.14 八层板设计如下:
7.3 特殊阻抗设计:
特殊阻抗设计时除了一般注意事项以外须根据实际情况进行修改。
7.3.1 四层板L1TOL2阻抗如下:
图九
此类阻抗只对L1层作阻抗控制要求,且L2与L3层为正片层,制作时需特别注意以下两点:
7.3.1.1 L2层接线孔对应处制作成与铜面隔离,另一孔直接与铜面导通;
7.3.1.2 L3层两孔均作成与铜面隔离,否则属错误设计,导致阻抗无法测试。
7.3.2 空间不足情况下阻抗设计:
图十
空间不足的情况下,可以采用绕线方式制作,但仍须符合一般要求。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 生产 工程 阻抗 制作 规范