象棋快棋赛电子裁判计时器.docx
- 文档编号:10955012
- 上传时间:2023-02-23
- 格式:DOCX
- 页数:17
- 大小:228.06KB
象棋快棋赛电子裁判计时器.docx
《象棋快棋赛电子裁判计时器.docx》由会员分享,可在线阅读,更多相关《象棋快棋赛电子裁判计时器.docx(17页珍藏版)》请在冰豆网上搜索。
象棋快棋赛电子裁判计时器
象棋快棋赛电子裁判计时器
设计题目:
象棋快棋赛电子裁判计时器
专业班级:
微电子10-01班
学生姓名:
琚崇皓于敬巨付凯豪
学生学号:
201051012010512220105108
日期:
2012-6-22
指导教师:
陈湘波尹均萍
目录
摘要……………………………………………………….…….……………..………2
Abstract…………………………………………….………….……………..……..2
一、课程设计任务目的和要求……….…………………………………….…….3二、总体设计思路…………………………………………………..………………...3
2.1方案思想………………………………..…………………………..……………3
2.2方案说明………………………………..………………….……..…….…….3
2.3设计任务与要求……….…………………………..……...………………….…4
三、单元电路设计与计算……………………………………..……………….….4.
3.1计数部分…………………………………..……………………………….……4
3.2秒脉冲产生电路………………………..…………………………….……….…6
3.3控制电路…………………..………………………….………………..…………7
3.4报警电路………………………………………..…….……………………….9
3.5脉冲电路…………….………………………………………………….….…10
四、完整的电路图……………………………………..………………………….…11
五、元器件清单….………………………………………..…………………………13
六、安装调试.……………………………………………..………………………….13
七、总结…………………………………………..……………………….…….…16
八、参考文献…….…………..……………………………..…………………...…17
摘要
象棋快棋赛由主体电路与扩展电路组成。
显示器、译码器将参赛者甲乙的输入信号再显示器上输出,用控制电路和裁判开启报警电路,以上两部分构成主题电路。
通过施密特触发器和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。
经过布线、焊接、调试等工作后象棋快棋赛电子裁判计时器成形。
关键字:
74LS192、74LS74、555芯片
Abstract
Chessbythemaincircuitstotheexpansionofthecircuit.amonitor,decodingtotheinputsignaltoseriebdisplaystheoutput,usethecontrolcircuitandtheopenthecircuit,theabovetwoparts.thethemeofthecircuitschmidttriggers,anddecodingcircuitwillbegeneratedsignalinthesecondpulseoutputtomonitorthefunctionoftime,thecircuit.after,welding,commissioningtheworkafterthetimerchesselectronsforming.
Keyword:
74LS192、74LS74、555chip
一、课程设计目的、任务和内容要求:
在现代城市中,随着经济的发展和社会经济的不断发展,电子产品在社会中的应用越来越普及,在人们生活中随处可见。
正如我们这次设计的象棋快棋裁判计时器一样,用现代化的科技来取代原始的象棋方法,在一些地区赛乃至国际赛中发挥了重要作用,使得比赛更具有公平和效率。
本课程设计的任务就是设计一个电子裁判计时器。
鼓励学生在熟悉基本原理的前提下,与实际应用相联系,提出自己的方案,完善设计。
具体设计任务如下:
1.熟悉象棋快棋赛电子裁判计时器的工作原理;
2.写出象棋快棋赛电子裁判计时器的设计方案;
3.用硬件加以实现;
4.写课程设计报告。
设计要求:
设计一个象棋快棋赛电子裁判计时器的要求:
1、具有清零装置和参赛者控制,可由参赛甲乙操纵 ,裁判清零。
2、具有计时功能,在3分钟内下完一盘棋,超时判负。
3、90秒以后其报警电路工作表示棋赛时间耗尽并禁止下棋。
二、总体的设计思路
2.1方案思想
本设计采用74LS192、cd4543、555等芯片来完成路灯亮暗控制与所需要的数字逻辑显示功能(在七段数码管上按规律显示特定的数字)。
本设计具有逻辑清晰、设计巧妙等特点,能很好的符合课程设计的要求。
2.2方案说明
甲乙对奕方的计时器共用一个秒时钟,双方均用3位数码显示,预定的初值均为三分钟,采用倒计时方式,通过按扭启动,由本方控制对方,比如甲方走完一步棋后必须按一次甲方的按键,该按键启动乙方倒计时。
同理,乙方走完一步棋后必须按一次乙方的按键,该按键启动甲方倒计时
2.3设计任务与要求
象棋快棋赛规则是,红、黑双方对奕时间累计均为三分钟,超时判负。
(1)甲乙对奕方的计时器共用一个秒时钟,双方均用2位数码显示,预定的初值均为90秒,采用倒计时方式,通过按扭启动,由本方控制对方,比如甲方走完一步棋后必须按一次甲方的按键,该按键启动乙方倒计时。
同理,乙方走完一步棋后必须按一次乙方的按键,该按键启动甲方倒计时。
(2)超时能发出亮灯,报警判负。
三、单元电路设计计算
3.1计数部分
集成十进制同步加/减计数器74LS192
74LS192可预置BCD双时钟可逆计数器
74LS192管脚图和功能表见图1所示。
74LS192为双时钟计数器,加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。
图2
参考电路如图2.所示。
该电路完成三个功能:
一是计数功能;二是由主持人开关控制计数器置数,设置倒计时器的初始值;三是为数码显像管提供输出。
由于题目要求是倒计时,所以我们这里要选择减法计数器或者是可逆计数器,本文选用的是可逆计数器74LS192;由于是十进制的,所以需要两位数码管分别显示个位、十位,显示的是计数器的输出出来的结果。
工作过程:
通过主持人开关对控制个位、十位的计数器进行置数,控制个位的计数器置数端都接低电平,控制十位的置数端四位分别接“1””0””0””1”,高位接高电平,。
这样经过译码显示电路之后显示出来的分别就是“0”、“9”。
图中QA,QB,QC,QD接数码管大的“1”“2”“4”“8”输入端。
最后一个计数器的“BO”端接报警电路。
3.2秒脉冲产生电路
图3
555定时器
555定时器是一种将模拟和数字功能巧妙结合在一起的中规模集成电路,电路功能灵活,适用范围广。
只要外接适当的电阻和电容就能构成单稳态电路555定时器的管脚图和功能表如图4所示。
由555构成的多谐振荡电路如图5所示。
图(a)所示电路输出端得到的方波周期为:
T=(R1+2R2)Cln20.7(R1+2R2)C
其占空比q=(R1+R2)/(R1+2R2)是固定的。
利用555作秒脉冲可得到周期为1s的电路如图4。
3.3控制电路
图6
74LS74带预置清零端的双D上升沿触发器
74LS74的管脚图和功能表见图7所示。
功能表中带“*”号的状态是不稳定的,当直接置位端S和直接复位R回到高电平状态时,此状态将不再存在。
控制模块采用一个D触发器作为反向器实现。
控制模块采用一个D触发器实现红黑双方通过按键交替启动对方计时器、暂停本方计时器的功能。
其输出端1Q连接红方计时器的使能端,~1Q连接黑方计时器的使能端。
当输出端1Q为低电平时,则输出端~1Q为高电平,此时红方计时器处于计时状态,黑方计时器处于暂停计时状态。
若此时按键A按下,则1Q与~1Q电平状态交换,红方计时器将由计时状态转为暂停计时状态,而黑方计时器将由暂停计时状态进入计时状态。
3.4报警电路
图8
如图8所示报警电路我们选择一个高电平会亮光的灯和一个非门“74ls04”,“74ls04”的输入端接计数器74ls192的BO口输出端,在计数器正常计数是,输出的一直是高电平,只有个位十位均计数到零时,十位的BO口会输出低电平,此时,报警器亮灯报警。
3.5脉冲锁存电路
图9
如图9,脉冲锁存电路我们采用两个74ls02,或非门。
如上图,编号为U12A的芯片两个输入端分别接两个74ls192的输出端。
之后,U12A的输出端和555一起接到U12B的输入端,U12B的输出端接到74ls192个位计数器的“down”口。
原理是:
两个74ls192在正常计数时,只要有高电平,或非门输出就是0,只有当两个输出全是0时,即计数到“0”“0”是,输出为“1”高电平。
555输出的是稳定的正负脉冲,当U12A输出为0是,U12B正常输出脉冲。
则当U12A输出为1时,U12B输出为低电平,脉冲消失,计时器在“0”“0”时便可停止计数。
BO(U1)
BO(U2)
U12A输出
U12B输出
1
0
0
脉冲
0
1
0
脉冲
1
1
0
脉冲
0
0
1
0
CLR
LDN
DN
UP
模式
1
*
*
*
清零
0
0
*
*
置数
0
1
1
1
保持
0
1
上升沿
1
加计数
0
1
1
上升沿
减计数
四、完整的电路图
图10
完整电路图说明:
如图10,核心部分为四个74ls192,作为计数器,和74ls74,D触发器,实现红黑选手的计数转换。
J2为裁判,当开关打到低电平,四个计数器置数,当开关打到高电平,开始计数,即比赛开始。
由555提供稳定的秒脉冲,按键J1和J3分别为红棋和黑棋选手,当红棋选手走完,拨动一下相应的开关,则相应的计数器停止计数,而对方的计数器开始计数。
当计数器走到“0”“0”时,通过一系列逻辑门电路,达到计数器停止计数和报警器报警的目的。
(具体内容在上边分块讲解中都已经详细陈述)
五、元器件清单
Quantity
Description
RefDes
Package
4
74LS,74LS192D
U1,U2,U4,U5
IPC-7351\DO16
2
DIPSW1
红方,黑方
Ultiboard\DIPSW1H
2
74LS,74LS04D
U11,U14
IPC-7351\DO14
2
74LS,74LS32D
U12,U15
IPC-7351\DO14
2
74LS,74LS08D
U13,U16
IPC-7351\DO14
1
SWITCH,SPDT
J2
Generic\SPDT
1
74LS,74LS74D
U10
IPC-7351\DO14
六、安装调试
6.1遇到的问题
仿真出现的问题:
1数码管个位数不能置“0”
2按键不能单独控制一方
安装调试问题:
3源电压不稳
474192清零端用错
⑤耦合干扰信号太大
6.2解决方法
①数码管个位数不能置“0”是由于数码管型号使用错误,换了数码管型号仿真就可以置“0“了;
②对于按键不能单独控制一方,我们对控制电路作了修改
原来的控制电路
修改后的控制电路
③电源电压不稳是由于试验箱本身问题造成的,由于我们电路线路已经连好所以没有换试验箱,而是加了一个稳压电路;
5锁存电路逻辑门的错误使用,我们修改了信号输入电路
原来的锁存电路原理是运用D触发器,转变高低电平
,然后经过选手对开关的控制达到转变Q和Q非电平的功能。
但是,在开始设计和仿真模拟时,都是将输出Q端接到两个74LS192的up端,
,但是看74ls192的功能表可见,up端为0是没有任何功能的,这个问题在仿真时候没有出现,但是在真正连线的时候,计数器就不按照我们的想法做了。
所以,我们及时改进了电路,将原来与D触发器输出端相连的74ls192的up端接到了高电平,在锁存电路上加了一个与非门,电路就正常工作了。
⑤耦合干扰信号的排查解决:
由于本次设计使用的芯片,连线比较多,而且线路长,导致耦合干扰信号太大使数码管显示不稳定,最终我们也没能找到一个比较好的解决办法,只能将示波器接上来减小耦合干扰信号使数码管正常显示。
七、总结
7.1设计总结
本次设计总体来说是成功的,实现了所要求的功能,并且原理简单有效,成本较低。
通过本次课程设计,我们的理论设计、理论验证、动手能力得到了很大的提高,对各种画图软件、模拟软件的使用更加熟练,同时对自己的劳动成果感到非常自豪。
在完成自己的作品之后,我还帮助其他同学检查电路,排除错误,进一步增强了自己的分析能力。
但我同时发现,因为经验不足,设计的有些方面存在不合理因素,使设计成果不是非常完美。
7.2制作总结
本次作品制作比较成功,元件布局整洁、美观、合理。
连接完全按照PCB模式走线,连接精细,无差错。
7.3心得体会
经历几个星期的电子设计终于尘埃落定,感觉忍不住要长出一口气。
我们组除学习外均有一定的日常工作,数日来,为了这个设计可谓废寝忘食,在实验室里日出而作,日落不息。
将所有的课余时间均奉献给了这个设计。
结果怎样已经不再重要,在这几日里,我们经历了阶段性成功的狂喜、测试失败后的绝望、陷入困境时的不知所措,重新投入的振作。
这样的设计是无法孤军作战的,只有通力合作才有可能成功。
我们小组成员在朝夕相伴中培养出了无与伦比的默契和深厚的友谊。
除此之外,我们学会了仿真软件的使用,掌握了书本以外的电子技术知识,培养了专心致志的工作学习习惯,懂得了相互之间的理解与体谅,可谓获益匪浅。
如果非要用一句话来概括我们的体会的话,那只能是:
痛并快乐着。
八、参考文献
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 象棋 棋赛 电子 裁判 计时器