数字电子技术基础实验一TTL集成门电路逻辑变换.docx
- 文档编号:10923811
- 上传时间:2023-02-23
- 格式:DOCX
- 页数:12
- 大小:347.51KB
数字电子技术基础实验一TTL集成门电路逻辑变换.docx
《数字电子技术基础实验一TTL集成门电路逻辑变换.docx》由会员分享,可在线阅读,更多相关《数字电子技术基础实验一TTL集成门电路逻辑变换.docx(12页珍藏版)》请在冰豆网上搜索。
数字电子技术基础实验一TTL集成门电路逻辑变换
数字电子技术基础
实验报告
题目:
实验一TTL集成门电路逻辑变换
小组成员:
小组成员:
实验一TTL集成门电路逻辑变换
一、实验目的
1.熟悉回顾MULTSIM软件仿真,验证原理图的正确性;
2.了解掌握QuartusⅡ中原理图和仿真的的设计和实现方法步骤;
3.了解掌握EDO实验开发板的使用方法。
二、实验要求
要求1:
测试与非门逻辑功能。
用MULTSIM软件仿真后,用FPGA实现电路测试逻辑功能。
要求2:
用与非门实现“与”逻辑。
用MULTSIM软件仿真后,用FPGA实现电路测试逻辑功能。
要求3:
用与非门实现“或”逻辑。
用MULTSIM软件仿真后,用FPGA实现电路测试逻辑功能。
要求4:
用与非门实现“异或”逻辑。
用MULTSIM软件仿真后,用FPGA实现电路测试逻辑功能。
要求5:
用门电路设计实现一位全加器,用MULTSIM软件仿真后,用FPGA实现电路测试逻辑功能。
三、实验设备
(1)EDO开发板一个;
(2)数字电路实验箱;
(3)数据线一根。
(4)电脑一台,内有MULTSIM和QuartusⅡ软件开发环境;
四、实验原理
逻辑与的概念:
若决定一件事的所有条件都成立,这件事的结果就会发生。
否则这件事就不会发生。
这样的逻辑关系称为:
逻辑与、逻辑乘、或称为:
“与”运算。
开关闭合为1用四个式子表示:
开关断开为00+1=0
灯亮为11+0=0
灯不亮为01+1=1,0+0=0
逻辑或的概念:
决定某一件事的诸条件中,只要有一个或一个以上的条件满足,这件事的结果就会发生,否则结果不会发生。
这样的逻辑关系称为:
逻辑或、逻辑加、或称为“或”运算。
用并联开关电路简单说明或逻辑关系:
开关闭合为1用四个式子表示:
开关断开为00+1=1
灯亮为11+0=1
灯不亮为01+1=1,0+0=0
与非逻辑是与逻辑运算和非逻辑运算的组合。
它是将输入变量先进行与运算,然后再进行非运算.能够实现与非逻辑运算的电路称为与非门。
逻辑异或:
其它原理:
利用布尔代数相关规则实现逻辑函数之间的变换
五、实验内容
1、(要求一)测试与非门逻辑功能
(1)逻辑表达式变换过程:
(2)原理图(Multisim和QuartusII中绘制的原理图):
Multisim原理图:
QuartusII原理图:
(3)波形仿真:
(4)记录电路输出结果
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
由输出结果和波形图可以验证:
逻辑变量A,B只要有0,输出就为1。
2、(要求二)与非门实现“与”逻辑
(1)逻辑表达式变换过程
(2)原理图(Multisim和QuartusII中绘制的原理图):
Multisim原理图:
QuartusII原理图:
(4)波形仿真:
(4)记录电路输出结果
A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
由输出结果和波形图可以验证:
只有A,B同时为1时,逻辑函数的输出才为1。
扩展:
对于三变量A,B,C而言
3、(要求三)与非门实现“或”逻辑
(1)逻辑表达式变换过程
(2)原理图(Multisim和QuartusII中绘制的原理图):
Multisim原理图:
QuartusII原理图:
(3)波形仿真:
(4)记录电路输出结果
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
由输出结果和波形图可以验证:
逻辑变量A或B任一为1时,逻辑函数的输出即为1。
扩展:
对于三变量A,B,C而言:
4、(要求四)与非门实现“异或”逻辑
(1)逻辑表达式变换过程:
(2)原理图(Multisim和QuartusII中绘制的原理图):
Multisim原理图:
QuartusII原理图:
(4)波形仿真:
(4)记录电路输出结果
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
由输出结果和波形图可以验证:
逻辑变量A或B为不同的逻辑变量时,逻辑函数的输出即为1。
异或运算
VHDL语言:
拓展:
同或运算,逻辑变量A或B为相同的逻辑变量时,逻辑函数的输出为1;
5、(要求五)门电路设计实现一位全加器
(1)全加器的真值表
(2)最简逻辑表达式推导
(3)原理图(Multisim和QuartusII中绘制的原理图):
Multisim原理图:
QuartusII原理图:
(5)波形仿真:
(6)记录电路输出结果
A
B
C
S
C0
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
拓展:
加法器按照进位信号产生的不同,可分为串行加法器和并行加法器两种。
串行加法器由多个全加器串行连接而成,将低位全加器产生的进位信号逐位向高位全加器传递,因此加法器求和的最高位输出必须等到各位进位信号逐位传递后才能形成,工作速度慢。
而并行加法器将最低位的进位信号C0可以超前传递到C4,S4等各位上,大大加快进位信号的传递时间。
六、实验过程中的问题
1.在创建工程项目,不能随意更改文件名,即顶层实体名和项目名应该相同,否则在仿真时会出错;
2.在编译过程中对于提示的WARNING信息可不用去管它,只要没有出现Error提示就认为通过;
3.引脚锁定之后,还需要对设计文件重新编译,产生设计电路的下载文件(.sof)。
七、心得体会
1.由于这是我们第一次进行数电实验课的学习,第一次接触Quartus开发环境,源于不熟悉软件使用方法的原因,所以开始之初,显得无从下手,但是跟着老师的讲课和指导节奏,在不懂之处请教老师和同学,最终攻克一个个难关。
2.本次实验使我们对Quartus开发环境的使用方法有了一个较为详细的初步了解,同时我们根据提供的参考资料,进行不断的自学,提高了我们的自学能力。
3.本实验是对数字电子技术基础课程中相关内容的复习,同时也是一种实践的拓展。
让我们更深刻的体会到了知识在实践中应用的效果;
4.在仿真和具体操作软件的过程中,遇到错误和不解之处,先自我发现问题,也积极地和同学探讨、向老师请教,认识到了自己的不足。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 基础 实验 TTL 集成 门电路 逻辑 变换