数字电路课程计电字钟.docx
- 文档编号:10922679
- 上传时间:2023-02-23
- 格式:DOCX
- 页数:13
- 大小:178.08KB
数字电路课程计电字钟.docx
《数字电路课程计电字钟.docx》由会员分享,可在线阅读,更多相关《数字电路课程计电字钟.docx(13页珍藏版)》请在冰豆网上搜索。
数字电路课程计电字钟
数字电子钟逻辑电路的设计
专业:
姓名:
班级学号:
指导教师:
设计时间:
2009年12月14—2009年12月19日
目录:
1、概述………………………………………………………………………
(2)页
2、电路设计…………………………………………………………………(3)页
1.六十进制的设计………………………………………………………(3)页
2.二十四进制的设计……………………………………………………(4)页
3.七进制的设计…………………………………………………………(5)页
4.晶振、分频……………………………………………………………(6)页
5.校正与译码显示部分…………………………………………………(7)页
3、整机电路图…………………………………………………………………(9)页
4、元件明细表…………………………………………………………………(10)页
5、参考文献……………………………………………………………………(10)页
6、设计体会……………………………………………………………………(11)页
1、概述
数字钟就是一种用数字电路技术实现日、时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命等很多优点,因此使用广泛。
数字电子钟从原理上讲是一种典型的数字电路,其中主要包括了组合逻辑电路和时序电路。
此次设计数字电子钟就是为了了解数字电子钟的原理,从而学会制作数字电子钟。
而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时序电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
数字电子钟由以下几部分组成:
石英晶体振荡器、分频器、秒脉冲发生器、校正电路、60进制的秒、分计时器和24进制计时计数器以及秒、分、时的译码显示部分等。
2、电路设计
1.六十进制的设计
1)设计原理
秒和分的计时均为六十进制,显示为00—59。
用两个码片,分别用十进制和六进制级联实现个位与十位。
2)设计步骤
因为160是十进制加法记数,相对与161更简单,所以用两个160实现六十进制的电路。
160为异步清零(低电平)、同步置数。
其中个位为十进制,十位计数器改为六进制。
因为160为异步清零,所以六进制从六开始反馈。
QDQCQBQA=0110是为六,选择QC与QB做反馈端,经与非门输出控制清零端(CLR),接成六进制计数形式。
3)状态转换图(十进制数表示)
4)设计电路图
2.二十四进制的设计
1)设计原理
时的计时为二十四进制,显示为00—23。
同样用两个码片,分别用十进制和2进制级联实现个位与十位。
2)设计步骤
用两个160实现二十四进制的电路。
160异步清零(低电平)、同步置数。
其中个位为十进制,十位计数器改为二进制。
160为异步清零,所以二进制从二开始反馈。
计数时,个位按时进制计数,计到23时,这时再来个脉冲,就要清零。
所以,要能满足在高低位满足“23”这个数后,计时器清零。
3)状态转换表
QD(H)
QC(H)
QB(H)
QA(H)
QD(L)
QC(L)
QB(L)
QA(L)
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
2
0
0
0
0
0
0
1
0
3
0
0
0
0
0
0
1
1
4
0
0
0
0
0
1
0
0
5
0
0
0
0
0
1
0
1
6
0
0
0
0
0
1
1
0
7
0
0
0
0
0
1
1
1
8
0
0
0
0
1
0
0
0
9
0
0
0
0
1
0
0
1
10
0
0
0
1
0
0
0
0
11
0
0
0
1
0
0
0
1
12
0
0
0
1
0
0
1
0
13
0
0
0
1
0
0
1
1
14
0
0
0
1
0
1
0
0
15
0
0
0
1
0
1
0
1
16
0
0
0
1
0
1
1
0
17
0
0
0
1
0
1
1
1
18
0
0
0
1
1
0
0
0
19
0
0
0
1
1
0
0
1
20
0
0
1
0
0
0
0
0
21
0
0
1
0
0
0
0
1
22
0
0
1
0
0
0
1
0
23
0
0
1
0
0
0
1
1
注:
(H)代表高位也就是十位的状态,(L)代表个位状态;自上而下每个状态分别是上一状态(假设为N)的N+1个状态。
4)设计电路图
3.七进制的设计
1)设计原理
采用四个D触发器,分别显示1、2、3、4、5、6、8。
用显示8代表星期日。
2)设计步骤
首先画状态转换图,如下面3)步;
当计数器记数为6后,再来一个时钟脉冲,用7的瞬态将触发器置为8的状态显示“日”。
3)状态转换图
4)设计电路图
4.晶振、分频
1)设计原理:
秒脉冲发生器是数字电子钟的核心部分,脉冲发生器的精度和稳定度决定了数字电子钟的质量。
想由晶振电路产生1Hz的标准秒脉冲,通常用警惕振荡器的脉冲经过整形、分频得到。
例如晶振为32768Hz,通过15次二分频后可以获得1Hz的脉冲输出。
2)设计过程:
晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
用晶振32768Hz经过14分频器分频为2Hz,然后再经过一次分频,就得到了1Hz的脉冲输出,来作为数字电子钟的计数器使用。
当按照图连接好电阻和晶振后,就能稳定地产生晶体所标称的振荡频率,所以从最后一级Q14输出的脉冲信号频率为:
32768/214=32768/16384=2Hz
最后再由74LS74进行1分频,将信号变成1Hz,并输出。
3)电路图:
5.校正与译码显示部分
1)校正
a.思路
刚接通电源时,日、时、分、秒为任意的不确定值。
所以,需要进行调整。
若开关K1打在单次端,要调整日、时、分、秒即可按单次脉冲进行校正;如K1在单次,K2在手动,则此时按动单次脉冲键,使周计数器从星期一到星期日计数;若开关K1处于连续端,则校正时,不需要按动单次脉冲,即可进行校正。
b.设计图(单次脉冲,连续脉冲均由门电路构成)
单次脉冲74LS00
连续脉冲
c.
2)译码显示
要想将其状态显示成清晰的数字符号,需要将计数器的状态进行译码并将其显示出来。
译码显示比较容易,采用共阴极LED数码管LC5011-11和译码器74LS248即可。
3、整机电路图
4、元件明细表
元件明细表
名称
型号/数值
数量
电容
100μF,/16V、22pF、3~22pF之间
1
三极管
8050
1
集成电路
CD4060
1
74LS74
4
74LS160
6
74LS248
7
门电路
开关
单次按键
5
数显
共阴LC5011-11
1
电位器
2.2kΩ/4.7kΩ
1
电阻
10kΩ,200Ω,22MΩ
2,1,1
晶振
32768Hz
1
直流稳压电源
5V
1
数字电子技术实验系统
1
5、参考文献
1.康华光主编.《电子技术基础模拟部分(第四版)》.高等教育出版社,1999年
2.李维主编.《电子技术基础数字部分(第四版)》.高等教育出版社,2008年
3.李亚伯主编:
《数字电路与系统》,电子工业出版社,1998年。
6、设计体会
大二时我们学习了模拟电路,对电子技术有了一些初步了解,但那都是一些理论的东西。
通过这次数字电子钟的课程设计,我们才把学到的东西与实践相结合。
从中对我们学的知识有了更进一步的理解。
作为一名工科学生,也许不要求知道许多原理,但要熟练掌握每个器件的用法。
在此次的数字钟设计过程中,我熟悉了一些器件的使用方法。
对每次数字电路实验中的问题也更好的解决掌握,锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的能力。
虽然这只是一次简单的课程设计,但通过这次课程设计我们了解了课程设计的一般步骤,和设计中应注意的问题。
锻炼了我对待问题时的态度和处理事情的能力。
也为以后作设计培养了好的习惯。
同时,在这次设计过程中,我也对word等一些常用的软件有了更进一步的了解,这对我以后也很有帮助。
由于知识掌握的不全面,尽管查阅了很多资料,设计结果避免不了不足和错误,望老师谅解。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 课程 计电字钟