第2部分计算机程序设计员FPGA嵌入式应用3级鉴定要素细目表.docx
- 文档编号:10919273
- 上传时间:2023-02-23
- 格式:DOCX
- 页数:31
- 大小:26.10KB
第2部分计算机程序设计员FPGA嵌入式应用3级鉴定要素细目表.docx
《第2部分计算机程序设计员FPGA嵌入式应用3级鉴定要素细目表.docx》由会员分享,可在线阅读,更多相关《第2部分计算机程序设计员FPGA嵌入式应用3级鉴定要素细目表.docx(31页珍藏版)》请在冰豆网上搜索。
第2部分计算机程序设计员FPGA嵌入式应用3级鉴定要素细目表
《计算机程序员(FPGA嵌入式应用)》(3级)
理论知识鉴定要素细目表
职业(工种)名称
计算机程序员(FPGA嵌入式应用)
等级
3级
职业代码
序号
鉴定点代码
名称·内容
分数
系数
重要
系数
备注
章
节
目
点
1
数字电路基础
51
5
1
1
数字逻辑
5
5
1
1
1
1
数字电路与数字信号的概念
1
5
2
1
1
2
数制的概念
1
9
3
1
1
3
二进制数的算术运算
1
9
4
1
1
4
二值逻辑变量与基本逻辑运算
1
9
5
1
1
5
逻辑函数及其表示方法
1
5
1
2
布尔逻辑
2
5
6
1
2
1
布尔逻辑代数
1
5
7
1
2
2
布尔逻辑函数的卡诺图化简法
1
9
1
3
组合逻辑电路
4
9
8
1
3
1
组合逻辑电路的分析
1
9
9
1
3
2
组合逻辑电路的设计
1
9
10
1
3
3
典型组合逻辑电路的分析
1
9
11
1
3
4
组合逻辑电路中的竞争冒险
1
5
1
4
时序逻辑电路
6
9
12
1
4
1
锁存器和触发器
1
5
13
1
4
2
时序逻辑电路的基本概念
1
9
14
1
4
3
同步时序逻辑电路的分析
1
9
15
1
4
4
同步时序逻辑电路的设计
1
9
16
1
4
5
异步时序逻辑电路的分析
1
5
17
1
4
6
典型时序逻辑电路的分析
1
9
1
5
数模转换与模数转换
2
5
18
1
5
1
数模转换的原理
1
5
19
1
5
2
模数转换的原理
1
5
1
6
有限状态机
3
9
20
1
6
1
摩尔状态机
1
9
21
1
6
2
米勒状态机
1
9
22
1
6
3
状态机的编码
1
9
1
7
IP
10
5
1
7
1
IP的基本概念和分类
3
5
23
1
7
1
1
IP的定义
1
5
24
1
7
1
2
IP的分类
1
5
25
1
7
1
3
IP重用
1
5
1
7
2
IP设计方法
2
5
26
1
7
2
1
IP设计目标
1
5
27
1
7
2
2
IP设计流程
1
5
28
1
7
3
IP的验证
1
5
29
1
7
4
IP核的选择
1
5
30
1
7
5
IP市场
1
5
1
8
EDA
9
5
31
1
8
1
EDA的概念
1
5
1
8
2
EDA技术
7
5
32
1
8
2
1
电子系统级设计
1
5
33
1
8
2
2
动态验证
1
5
34
1
8
2
3
静态验证
1
5
35
1
8
2
4
逻辑综合
1
5
36
1
8
2
5
可测性设计
1
5
37
1
8
2
6
布局布线技术
1
5
38
1
8
2
7
物理验证/参数提取
1
5
1
9
FPGA介绍
10
5
1
9
1
FPGA的逻辑资源
3
5
39
1
9
1
1
Slice的结构
1
9
40
1
9
1
2
LUT的作用
1
9
41
1
9
1
3
硬件乘法器的概念
1
5
1
9
2
FPGA的IO资源
3
5
42
1
9
2
1
IOB的概念
1
5
43
1
9
2
2
IO的电平信号标准
1
5
44
1
9
2
3
数控阻抗DCI的概念
1
5
1
9
3
FPGA的存储资源
2
5
45
1
9
3
1
分布式存储器
1
9
46
1
9
3
2
片内块状存储器
1
9
1
9
4
FPGA的时钟资源
2
5
47
1
9
4
1
全局时钟网络
1
5
48
1
9
4
2
时钟管理单元
1
9
2
VerilogHDL
70
5
2
1
VerilogHDL知识
2
1
49
2
1
1
HDL介绍
1
1
50
2
1
2
VerilogHDL和VHDL的比较
1
5
2
2
VerilogHDL模块的基本概念
4
9
51
2
2
1
模块的结构
1
9
52
2
2
2
模块的端口定义
1
9
53
2
2
3
模块的内容
1
9
54
2
2
4
模块的例化
1
9
2
3
VerilogHDL语法的基本概念
39
5
2
3
1
标志符与注释
2
5
55
2
3
1
1
标志符
1
5
56
2
3
1
2
注释
1
5
2
3
2
数字与逻辑数值
3
9
57
2
3
2
1
逻辑数值
1
9
58
2
3
2
2
常量
1
9
59
2
3
2
3
参数
1
9
2
3
3
数据类型
3
9
60
2
3
3
1
数据类型综述
1
9
61
2
3
3
2
线网类型
1
9
62
2
3
3
3
寄存器类型
1
9
2
3
4
运算符和表达式
9
9
63
2
3
4
1
赋值运算符
1
9
64
2
3
4
2
算术运算符
1
9
65
2
3
4
3
逻辑运算符
1
9
66
2
3
4
4
关系运算符
1
9
67
2
3
4
5
条件运算符
1
9
68
2
3
4
6
位运算符
1
9
69
2
3
4
7
拼接运算符
1
9
70
2
3
4
8
移位运算符
1
9
71
2
3
4
9
一元运算符
1
9
2
3
5
触发事件控制
2
9
72
2
3
5
1
信号电平事件语句
1
9
73
2
3
5
2
信号跳变沿事件语句
1
9
2
3
6
条件语句
3
9
74
2
3
6
1
IF语句
1
9
75
2
3
6
2
CASE语句
1
9
76
2
3
6
3
条件语句的深入理解
1
9
2
3
7
循环语句
4
9
77
2
3
7
1
REPEAT语句
1
9
78
2
3
7
2
WHILE语句
1
9
79
2
3
7
3
FOR语句
1
9
80
2
3
7
4
循环语句的深入理解
1
9
2
3
8
任务与函数
3
5
81
2
3
8
1
任务(TASK)语句
1
5
82
2
3
8
2
函数(FUNCTION)语句
1
5
83
2
3
8
3
任务和函数的深入理解
1
5
2
3
9
系统任务语句
6
5
84
2
3
9
1
系统任务$monitor
1
5
85
2
3
9
2
时间度量系统函数$time
1
5
86
2
3
9
3
系统任务$finish
1
5
87
2
3
9
4
系统任务$stop
1
5
88
2
3
9
5
系统任务$readmemb和$readmemh
1
5
89
2
3
9
6
系统任务$random
1
5
2
3
10
编译预处理语句
4
5
90
2
3
10
1
宏定义`define语句
1
5
91
2
3
10
2
条件编译命令`if语句
1
5
92
2
3
10
3
文件包含`include语句
1
5
93
2
3
10
4
时间尺度`timescale语句
1
5
2
4
典型组合逻辑模块的设计
6
9
94
2
4
1
加法器的设计
1
9
95
2
4
2
乘法器的设计
1
9
96
2
4
3
比较器的设计
1
9
97
2
4
4
多路选择器的设计
1
9
98
2
4
5
总线和总线操作
1
5
99
2
4
6
流水线的设计
1
5
2
5
典型时序逻辑模块的设计
8
9
2
5
1
有限状态机FSM
4
9
100
2
5
1
1
状态机的状态编码
1
9
101
2
5
1
2
1段式状态机
1
9
102
2
5
1
3
2段式状态机
1
9
103
2
5
1
4
3段式状态机
1
9
2
5
2
计数器
2
9
104
2
5
2
1
Johnson计数器
1
9
105
2
5
2
2
Gray码计数器
1
9
2
5
3
移位寄存器
2
9
106
2
5
3
1
通用移位寄存器
1
9
107
2
5
3
2
桶形移位寄存器
1
9
2
6
设计验证
11
9
2
6
1
后综合设计验证
2
9
108
2
6
1
1
基于仿真的验证
1
9
109
2
6
1
2
形式化验证
1
5
2
6
2
面向验证的编码风格
2
5
110
2
6
2
1
功能正确性
1
5
111
2
6
2
2
时序正确性
1
5
112
2
6
3
定时验证
1
5
2
6
4
时序分析基础
5
5
113
2
6
4
1
周期与最大时钟频率
1
9
114
2
6
4
2
时钟建立时间
1
9
115
2
6
4
3
时钟保持时间
1
9
116
2
6
4
4
时钟输出延时
1
9
117
2
6
4
5
引脚到引脚延时
1
5
118
2
6
5
定时验证的系统任务
1
5
3
FPGA开发基础
15
5
3
1
FPGA的开发方法
4
5
3
1
1
原理图设计
3
1
119
3
1
1
1
原理图模块的创建
1
5
120
3
1
1
2
模块信号的定义与模块符号的创建
1
5
121
3
1
1
3
状态图模块的创建
1
1
122
3
1
2
HDL代码设计
1
5
3
2
FPGA开发工具
11
5
123
3
2
1
FPGA工程创建
1
5
124
3
2
2
功能仿真工具ISimulator
1
5
3
2
3
IP核配置工具CoreGenerator
3
9
125
3
2
3
1
时钟管理单元DCM的配置和使用
1
9
126
3
2
3
2
片内块状存储器BlockRAM的配置和使用
1
9
127
3
2
3
3
硬件乘法器的配置和使用
1
9
128
3
2
4
逻辑综合工具XST
1
5
129
3
2
5
布局规划和性能调整工具Floorplaner
1
1
130
3
2
6
布局布线工具FPGAEditor
1
1
131
3
2
7
时序分析工具TimingAnalyzer
1
1
132
3
2
8
下载配置工具Impact
1
5
133
3
2
9
在线调试工具ChipScope
1
5
4
微控制器基础
45
5
4
1
PicoBlaze介绍
12
5
134
4
1
1
PicoBlaze的特征
1
5
4
1
2
PicoBlaze的结构
11
5
135
4
1
2
1
通用寄存器
1
5
136
4
1
2
2
程序存储空间
1
5
137
4
1
2
3
算术逻辑单元
1
5
138
4
1
2
4
零标志位和进位标志位
1
5
139
4
1
2
5
临时存储区
1
5
140
4
1
2
6
输入输出
1
5
141
4
1
2
7
程序计数器
1
5
142
4
1
2
8
程序流控制模块
1
1
143
4
1
2
9
堆栈
1
5
144
4
1
2
10
中断处理单元
1
5
145
4
1
2
11
复位信号
1
5
4
2
PicoBlaze接口信号
1
5
4
3
PicoBlaze指令集
12
9
146
4
3
1
寻址空间与寻址方式
1
9
4
3
2
数据处理指令
8
9
147
4
3
2
1
逻辑运算指令
1
9
148
4
3
2
2
算术运算指令
1
9
149
4
3
2
3
乘法指令
1
5
150
4
3
2
4
除法指令
1
5
151
4
3
2
5
空操作指令
1
9
152
4
3
2
6
进位标志位设置和清除指令
1
9
153
4
3
2
7
检验和比较指令
1
9
154
4
3
2
8
移位和旋转指令
1
9
155
4
3
3
数据转移指令
1
9
4
3
4
程序流控制指令
2
9
156
4
3
4
1
跳转指令
1
9
157
4
3
4
2
调用和返回指令
1
9
4
4
中断处理
3
5
4
4
1
中断源
3
5
159
4
4
1
1
中断源的开启和关闭
1
5
160
4
4
2
中断响应方式
1
5
161
4
4
3
中断服务子例程
1
5
4
5
便签式存储器
5
5
4
5
1
便签式存储器寻址方式
2
5
162
4
5
1
1
直接寻址
1
5
163
4
5
1
2
间接寻址
1
5
164
4
5
2
便签式存储器的实现方式
1
5
165
4
5
3
便签式存储器的堆栈操作
1
5
166
4
5
4
便签式存储器的FIFO操作
1
5
4
6
输入输出端口
4
9
167
4
6
1
端口号的定义规则
1
9
168
4
6
2
输入操作
1
9
169
4
6
3
输出操作
1
9
170
4
6
4
实现最大性能的端口流水操作
1
5
4
7
程序存储配置方式
5
5
171
4
7
1
使用片上存储资源的配置方式
1
5
172
4
7
2
使用UART或者JTAG方式的配置方式
1
5
173
4
7
3
双核通过共享片上存储资源的配置方式
1
1
174
4
7
4
双核通过各自独立存储资源的配置方式
1
1
175
4
7
5
使用分布式ROM的配置方式
1
1
4
8
微控制器的性能
1
5
176
4
8
1
指令执行性能的预测评估
1
5
4
9
PicoBlaze开发方法
2
5
177
4
9
1
代码化开发
1
9
178
4
9
2
图形化开发
1
5
5
应用开发技术
23
5
5
1
PS/2
3
5
179
5
1
1
PS/2的电气规范
1
1
180
5
1
2
PS/2的时序定义
1
5
181
5
1
3
PS/2的键盘扫描码
1
5
5
2
VGA显示接口
3
5
182
5
2
1
视频显示标准
1
5
183
5
2
2
VGA的电气规范
1
5
184
5
2
3
VGA视频时序定义
1
6
5
3
串口通讯
5
5
185
5
3
1
RS232的电气规范
1
1
186
5
3
2
UART传输时序
1
9
187
5
3
3
UART分频器
1
5
188
5
3
4
UART发送/接收模块
1
5
5
4
PWM
2
5
189
5
4
1
占空比的概念
1
5
190
5
4
2
PWM精度的概念
1
5
5
5
I2C
3
5
191
5
5
1
I2C的接口信号
1
9
192
5
5
2
I2C的时序定义
1
9
193
5
5
3
AT24C02介绍
1
5
5
6
SPI
4
5
194
5
6
1
SPI的接口信号
1
5
195
5
6
2
SPl的分频模块
1
9
196
5
6
3
SPI主端发送数据部分
1
5
197
5
6
4
SPI接收数据部分
1
5
5
7
LCD点阵字符屏控制
3
5
198
5
7
1
LCD点阵字符屏的信号定义
1
5
199
5
7
2
LCD点阵字符屏的显示时序
1
5
200
5
7
3
LCD点阵字符屏内建字库的查询方法
1
5
《计算机程序设计员(FPGA嵌入式应用)》(三级)
应用分析鉴定要素细目表
职业(工种)名称
计算机程序设计员(FPGA嵌入式应用)
等级
3级
职业代码
序号
鉴定点代码
名称·内容
分数
系数
重要
系数
备注
章
节
目
点
1
数字电路
3
9
1
1
函数、真值表和波形图
3
9
1
1
1
1
由真值表画波形图
1
9
2
1
1
2
已知逻辑图写逻辑表达式
1
9
3
1
1
3
由波形图求函数的真值表
1
9
2
FPGA
23
9
4
2
1
FPGA的资源分析
1
5
2
2
FPGA的时序分析
3
5
5
2
2
1
时序报告分析
1
5
6
2
2
2
时序约束
1
1
7
2
2
3
时序电路设计技巧
1
5
2
3
CoreGen中的常用IP配置
6
5
8
2
3
1
DCM的配置
1
9
9
2
3
2
FIFO的配置
1
9
10
2
3
3
BlockRAM的配置
1
9
11
2
3
4
分布式RAM的配置
1
9
12
2
3
5
基于RAM的移位寄存器配置
1
5
13
2
3
6
乘法器配置
1
9
2
4
FPGA的管脚配置
3
9
14
2
4
1
IO管脚的位置
1
9
15
2
4
2
IO管脚的电平信号
1
5
16
2
4
3
IO管脚的驱动能力
1
5
2
5
JTAG接口
4
5
17
2
5
1
JTAG的接口信号
1
5
18
2
5
2
JTAG的工作方式
1
5
19
2
5
3
JTAG链的查询
1
5
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 部分 计算机 程序设计员 FPGA 嵌入式 应用 鉴定 要素 细目