数字钟.docx

数字钟.docx

《数字钟.docx》由会员分享，可在线阅读，更多相关《数字钟.docx（26页珍藏版）》请在冰豆网上搜索。

数字钟

摘要

为了进一步巩固数字电路技术基础知识的学习和运用，加深理解，增强动手能力，选择了多功能数字钟的设计与制作。

本设计基于对所学基础数字电路知识及基础芯片的理解，用基础的方法设计多功能数字钟。

加深对共阴数码管、74LS48、74LS90、74LS192以及各种逻辑门的功能的理解与运用，熟悉以上各种芯片设计60进制、12翻1功能电路的原理。

熟练proteus等电路仿真软件的运用以及实际练习中排查电路问题的方法。

最后进行归纳总结。

关键词：

数字钟共阴数码管60进制12翻1

多功能数字钟的设计与制作

设计任务与要求

（1）准确计时，显示时分秒

（2）小时12翻1，分秒60进1

（3）提出至少两种设计实现方案，并优选方案进行设计

（4）选做:

设计可校正时间的电路

（5）撰写符合学校要求的课程设计说明书

1设计方案

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

数字钟的逻辑框图如下图1-1所示。

图1-1数字钟的组成框图

1.1方案一

本方案采用74LS90芯片实现设计要求功能

1.1.1脉冲产生电路

脉冲产生电路用来产生一个时基信号，频率为1Hz，作为计数器一的时钟信号。

所学脉冲产生电路有两种，具体如下。

脉冲产生方案一：

如图1-2所示，我们可以用集成电路NE555来产生，根据多谐振荡器特点，T=0.7（R1+2*R2）*C，为了使T=1s，我们根据实际中电阻及电容的取值，可以取R1=15kΩ，R2=68kΩ，C=10uF。

脉冲产生方案二：

如图1-3所示，我们还可以用石英晶体构成振荡电路用一种频率为32.768kHz的晶振然后经过分频器分频产生时基信号。

555集成电路是模拟电路而且它产生信号频率不稳定，它与数字电路接口对数字信号产生干扰。

有晶振组成的电路由于CD4060是CMOS电路所以电阻应适当取大一点，用22MΩ比较好，另外电容的选择要以产生的频率比较稳定为准，所以用一个可调电容可以便于实时调节频率使计数更加准确。

由于CD4060内部有非门供晶振使用，所以产生的波形比较好。

是矩形波。

图1-2555集成电路产生的秒脉冲

图1-3石英晶体与分频器产生的秒脉冲

1.1.2六十进制计数电路

由于秒和分都是60进制，而74LS90是二——五进制。

所以要用它组成十进制和六进制，根据它的功能表及管脚图，我们可以得到把Q0接到五进制CKB时钟输入端，由于它是异步计数器，所以就组成了8421码十进制计数器，如图1-4所示，Q3作为进位到十位的进位信号。

当R0

（1）和R0

（2）都为高电平时，是异步清零所以当输出是0110时为六这时把Q2、Q3输出接到R0

（1）和R0

（2）上就清零了此时为六进制。

把后一个的Q3接到前一个二进制时钟输入端作为进位信号，秒进分时是通过Q2和Q3全1时清零产生从1-0的下降沿，将Q2、Q3中的任何一个引出作为分的进位脉冲。

分电路与秒电路相同。

如图1-5所示。

图1-460进制秒计数电路

图1-5分秒计数电路

1.1.312翻1时计数电路

U5、U6分别为时计时电路的十位个位计时芯片，将两个芯片的CKB接Q0实现十进制计数功能，两芯片的R0

（1）相接、R0

（2）相接，显示12时U6芯片的Q0输出高电平接R0

（1），U5芯片的Q1、Q2要实现12翻1必须输出是3也就是0110，所以将U5芯片的Q1、Q2接与门输出再接R0

（2）实现对两个芯片的清零操作，但此时仅仅是12翻0.为了实现12翻1必须在翻零的时候对U5芯片产生一个下降沿脉冲信号，所以本电路采用将U5芯片的Q1、Q2接与门输出再和U6芯片的Q0相与，如图1-6所示，然后与U5芯片的进位信号相或，输出接U5的进位脉冲端，这样就可以实现在12翻0前的任何计时，第二个与门输出0，或门打开，脉冲信号正常通过或门进入U5的脉冲输入端，当要12翻0的时候，U5输出0110，U6输出0001，第二个与门输出1将或门封锁，此时两个芯片清零或门那儿产生了一个1-0的下降进位脉冲，使得U5此时变为1，实现了12翻1的功能。

分到时进位信号

图1-612翻1计时电路

1.1.4译码电路

本方案译码电路采用74LS48芯片接共阴极数码管，74LS48芯片可以直接对8421BCD码进行译码，而且74LS48芯片具有脉冲消隐输入、消隐输入、灯测试输入端可以对电路进行简单测试，方便测试电路和检查错误。

把它对应的管脚与数码管管连接起来。

就组成了显示电路。

如图1-7所示。

输入信号

输入信号

图1-7译码显示电路

1.1.5校时电路

在刚开电源时时分秒可能为任意数值，所以需要调整，置开关为手动调节档，分别对时分进行调节。

如图1-8所示，原理是在S1接通时屏蔽了秒十位进位脉冲，此时分计数脉冲为输入的1Hz信号；S2接通时屏蔽了分十位进位脉冲，此时时计数脉冲为连续1Hz信号，所以可以实现快速调节。

接分个位脉冲端

接时个位脉冲端

分十位进位脉冲

秒十位进位脉冲

图1-8校时电路

1.1.6整体方案设计电路图

由于所学知识限制，选择前面分析的脉冲产生方案一，将用555定时器连接产生脉冲电路。

将各分电路逐级连接组成多功能数字钟。

如图1-9所示。

图1-974LS90设计的具有校时功能的数字钟

1.2方案二

本方案采用74LS192芯片实现设计要求功能

1.2.1脉冲产生电路

脉冲产生电路用来产生一个时基信号，频率为1Hz，作为计数器一的时钟信号。

所学脉冲产生电路有两种，具体如下。

脉冲产生方案一：

如方案一中图1-2所示，我们可以用集成电路NE555来产生，根据多谐振荡器特点，T=0.7（R1+2*R2）*C，为了使T=1s，我们根据实际中电阻及电容的取值，可以取R1=15kΩ，R2=68kΩ，C=10uF。

脉冲产生方案二：

如方案一中图1-3所示，我们还可以用石英晶体构成振荡电路用一种频率为32.768kHz的晶振然后经过分频器分频产生时基信号。

555集成电路是模拟电路而且它产生信号频率不稳定，它与数字电路接口对数字信号产生干扰。

有晶振组成的电路由于CD4060是CMOS电路所以电阻应适当取大一点，用22MΩ比较好，另外电容的选择要以产生的频率比较稳定为准，所以用一个可调电容可以便于实时调节频率使计数更加准确。

由于CD4060内部有非门供晶振使用，所以产生的波形比较好。

是矩形波。

1.2.2六十进制计数电路

74LS192是上升沿触发十进制计数芯片，设计具有其它各种进制功能的电路只需通过一些门就可以产生进位信号。

我们要选用的是加进制计数功能所以将CPD端全接高电平，置数端全接高电平，个位芯片清零端接低电平，个位向十位进位脉冲为进位端TCU的输出信号，如图1-10所示。

为了实现从秒电路向分电路的的进位计数，因秒十位输出为0110时进位，所以将U2芯片的Q1、Q2端接一个二输入与门，输出接接分电路个位芯片加计数脉冲端，就可以实现从秒电路向分电路的进位。

分电路也是六十进制，接法与秒电路接法类似。

如图1-11所示。

图1-1060进制秒计数电路

图1-11分秒计数电路

1.2.312翻1时计数电路

需要从1-12-1的循环计数。

如图1-12所示，将U5时个位计数芯片的TCU进位输出端即为U6时十位计数芯片的进位脉冲信号，当计数到13时必须立即实现个位计数芯片置一、十位计数芯片清零，也就是U5输出0011、U6输出0001时实现上述功能，所以将U5的Q1、Q2端和U6的Q0端接一个三输入与非门，U5清零端接地，与非门输出接U5置数端，再接个非门接U6清零端即可实现12翻1。

图1-1212翻1计数电路

1.2.4译码电路

本方案译码电路采用74LS48芯片接共阴极数码管，74LS48芯片可以直接对8421BCD码进行译码，而且74LS48芯片具有脉冲消隐输入、消隐输入、灯测试输入端可以对电路进行简单测试，方便测试电路和检查错误。

如方案一中图1-5所示，把它对应的管脚与数码管连接起来，就组成了显示电路。

1.2.5校时电路

在刚开电源时时分秒可能为任意数值，所以需要调整，置开关为手动调节档，分别对时分进行调节。

原理是在S1接通时屏蔽了秒十位进位脉冲，此时分计数脉冲为输入的1Hz信号；S2接通时屏蔽了分十位进位脉冲，此时时计数脉冲为连续1Hz信号，所以可以实现快速调节。

如方案一中图1-8所示。

1.2.6整体方案设计电路图

由于所学知识限制，选择前面分析的脉冲产生方案一，如图1-13所示，将用555定时器连接产生脉冲电路。

将各分电路逐级连接组成多功能数字钟。

图1-1374LS192设计的具有校时功能的数字钟

2组装与调试电路

由于74LS192设计电路简单且容易布线和检查电路，所以最终采用了方案二。

2.1大体布线与组装方案

由于这个电路是几大部分组成的，所以我采用分级布线的原理，首先是时钟信号，由于它和其他的电路联系不是太紧密，所以把它单独分布在一角，便于检查。

然后后是译码与显示电路，先接一个个位显示的电路，用灯测试端先进行逐个灯测试。

然后就接一个74LS192，组成十进制，输出接到译码器的输入端。

给一个时钟脉冲看是否会计数。

这样接的好处就是便于检查，如果哪一步出现问题，随时都可以知道。

依次接好后面的电路。

接线过程中，要注意以下几点：

1.理解面包板的布线原则

2.一定要将线插好

3.仔细核对引脚图，不能有错

4.注意芯片接线时，要先接好电源和地，再接好其他引脚，不容易出错

调试过程中，有一些技巧，我总结为以下几点：

a.七段数码显示管有七个重要的输入端（abcdefg），由于引脚排列有顺序，但不规则，与74ls48译码器相接时非常容易出错。

这时可以充分利用高电平（即电源正极）与74ls48的abcdefg输出端一一接触，这样既可以检查出七段数码显示管有没有烧坏，又可以检查顺序有没有接错，一举两得

b.如果计数器不能正常进位或者不能正常计数，可以利用发光二极管一一检测各输出端（高电平亮，低电平不亮）

c.如果b步骤检查发现输出端不正常输出，若芯片没有坏的话再检查各相关插孔有没有问题，譬如不该相接的连在一起，该相接的开路，面包板接触不良，用万用表的电阻档可以检查出来。

制作调试过程中主要用到了万用表来检测接线是否有问题。

2.2安装与调试

安装调试过程中，为了方便排查问题，我们采用了逐级连接并调试电路的方法，一开始由于没有经验，开始电路怎么都不亮，最终检查发现售货单位（他们说他们也不懂）给的数码管与我们所要的共阴数码管不同，给的是共阳数码管。

因为74LS48芯片输出是高电平，在不接其它门电路的情况下只能驱动共阴数码管。

（检查方法：

数字式万用表打到蜂鸣档，黑表笔接数码管中间的公共端，红表笔接其它任何一非公共端，数码管亮表明是共阴数码管）。

将74LS48的3脚接低电平，4脚接高平进行灯测试，数码管显示8，说明此级电路已经没有问题。

连接好74LS192芯片，然后再连接NE555脉冲产生电路，将一发光二极管接到脉冲输出端，发现发光二极管闪烁且闪烁时间大约为1s，说明脉冲产生电路没有问题。

连接好秒个位电路，测试没有问题，是十进制。

按照电路图依次连接了秒十位电路，发现怎么都不进位，单极测试十位电路没有问题，怀疑与门芯片那儿有问题，用了一个与非门和非门代替与门测试还是没有进位，到此果断怀疑板子有问题，将与门芯片插到另外一个板子上，果然可以进位了，然后就把原来的板子卸下来发现铜片由于长时间多次插线都凸了出来，然后把铜片一个个摁进去，连好电路，没有问题。

然后按照图纸依次连接好分、时、校时电路。

由于不是一个人连线，排查问题不是很好排查，另外的先熟悉好连线.接通电源后，发现分电路始终只能显示从20-40，检查线路，发现U5置数芯片的输入端没有接好。

至此已经完成了电路的安装与调试。

实验中，由于开关抖动有时候校时电路会出现抖动。

3设计体会与心得

在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

在连接六进制、十进制、六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。

在设计电路中，往往是先仿真后再连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有电源、接地端以及其它测试端，因此在实际的电路连接中往往容易遗漏。

因此仿真图和电路连接图还是有一定区别的。

在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。

所以要理论加实践才能做出好的作品。

此次的课程设计着重于对电路的设计和仿真方面，在实际接线的过程中，就要求不是过高。

希望以后可以根据PCB作图自己制作电路板，这样更加能提高自己的动手能力，并且可以运用更多的知识。

总的来说，通过这次实验，自己的动手能力又进一步得到提升，更有信心来迎接更大的挑战。

参考文献

[1]康华光.电子技术基础（数字部分）.北京：

高等教育出版社,2006

[2]伍时和.数字电子技术基础.清华大学出版社,2009

[3]Multism10软件 .InteractiveImageTechnologies.Ltd出品

[4]proteus7.4ISIS软件.英国Labcenter公司开发的电路分析与实物仿真软件

附：

各芯片管脚图、功能说明及真值表见附录2

附录1

元件清单：

元件

数量

七段共阴数码管

6

74LS48

6

74LS192

6

74LS00

2

74LS04

1

74LS08

1

电阻3.3K

2

电阻15K

1

电阻68K

1

弹片开关

2

瓷片电容0.01uF

2

瓷片电容0.1uF

1

电解电容10uF

1

附录2

各芯片管脚图、功能说明及真值表

附图1共阴数码管管脚图附图274LS48管脚图

附表174LS48功能表

十进数或功能

输入

BI/RBO

输出

LT

RBI

D

C

B

A

a

b

c

d

e

f

g

0

H

H

0

0

0

0

H

1

1

1

1

1

1

0

1

H

X

0

0

0

1

H

0

1

1

0

0

0

0

2

H

X

0

0

1

0

H

1

1

0

1

1

0

1

3

H

X

0

0

1

1

H

1

1

1

1

0

0

1

4

H

X

0

1

0

0

H

0

1

1

0

0

1

1

5

H

X

0

1

0

1

H

1

0

1

1

0

1

1

6

H

X

0

1

1

0

H

0

0

1

1

1

1

1

7

H

X

0

1

1

1

H

1

1

1

0

0

0

0

8

H

X

1

0

0

0

H

1

1

1

1

1

1

1

9

H

X

1

0

0

1

H

1

1

1

0

0

1

1

10

H

X

1

0

1

0

H

0

0

0

1

1

0

1

11

H

X

1

0

1

1

H

0

0

1

1

0

0

1

12

H

X

1

1

0

0

H

0

1

0

0

0

1

1

13

H

X

1

1

0

1

H

1

0

0

1

0

1

1

14

H

X

1

1

1

0

H

0

0

0

1

1

1

1

15

H

X

1

1

1

1

H

0

0

0

0

0

0

0

BI

X

X

X

X

X

X

L

0

0

0

0

0

0

0

附图374LS90管脚图

附表274LS90功能表

输入

输出

功能

清零

置九

时钟

QD、QC、QB、QA

R0

（1）、R0

（2）

S9

（1）、S9

（2）

CP1、CP2

11

0X

X0

XX

0000

清零

0X

11

XX

1001

置九

X0

0X

X0

0X

X0

1

QA输出

二进制计数

1

QDQCQB输出

五进制计数

QA

QDQBQCQA输出

十进制计数

11

不变

保持

NE555引脚图介绍如下

1地GND

2触发

3输出

4复位

5控制电压

6门限（阈值）

7放电

8电源电压Vcc

附图4NE555定时器管脚图

附图574LS192管脚图

附表374LS192功能表

输入

输出

MR

PL

CPU

CPD

D3

D2

D1

D0

Q3

Q2

Q1

Q0

1

X

X

X

X

X

X

X

0

0

0

0

0

0

X

X

D

C

B

A

D

C

B

A

0

1

1

X

X

X

X

加计数

0

1

1

X

X

X

X

减计数

附图674LS00与非门管脚图附图774LS32或门管脚图

附图874LS04非门管脚图

附图974LS08与门管脚图