四人智力竞赛抢答器课程设计.docx

四人智力竞赛抢答器课程设计.docx

《四人智力竞赛抢答器课程设计.docx》由会员分享，可在线阅读，更多相关《四人智力竞赛抢答器课程设计.docx（12页珍藏版）》请在冰豆网上搜索。

四人智力竞赛抢答器课程设计

课程设计

课程名称_数字电子技术课程设计

题目名称四人智力竞赛抢答器

学生学院

专业班级

学号

学生姓名___________

四人智力竞赛抢答器课程设计报告

一、设计题目

题目：

四人智力竞赛抢答器

二、设计任务和要求

1）设计任务

设计一台可供4名选手参加比赛的智力竞赛抢答器。

用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响1秒。

选手抢答时，数码显示选手组号，同时蜂鸣器响1秒，倒计时停止。

2）设计要求

（1）4名选手编号为：

1，2，3，4。

各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

（2）给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。

（3）抢答器具有数据锁存和显示的功能。

抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。

抢答选手的编号一直保持到主持人将系统清零为止。

（4）抢答器具有定时（9秒）抢答的功能。

当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续1秒。

参赛选手在设定时间（9秒）内抢答有效，抢答成功，扬声器响，音响持续1秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。

（5）如果抢答定时已到，却没有选手抢答时，本次抢答无效。

系统扬声器报警（音响持续1秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。

（6）可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。

三、原理电路和程序设计

1．数字抢答器总体方框图

     如下图所示为总体方框图。

电路主要由脉冲产生电路、锁存电路、编码及显示电路、倒计时电路和音响产生电路组成。

当有选手抢答时，优先判断，编号锁存，阻止其他选手抢答，然后编码，再将数字显示在显示器上同时产生音响。

接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，而当主持人将开关置“开始”状态，即当主持人宣布开始抢答时，倒计时电路启动由9计到0，选手在定时时间内抢答，如有选手抢答，倒计时停止。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。

如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关

2．方案选择

方案一：

电路大致可以由四个功能模块组成：

以锁存器为中心的编码显示电路部分，脉冲产生电路部分，倒计时显示电路部分，音响电路部分。

在锁存器为中心的编码显示电路部分中，由锁存器74LS373，编码器74LS148，显示器和门电路组成。

使用74LS373作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74LS373立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入数码管里显示出抢答者的编号；在脉冲产生电路部分中，用555定时器予以实现，通过调节电阻的阻值最后得到符合要求的脉冲，因为可以通过改变电阻电容微调频率，取代了用分频器对高频信号进行分频，从而使电路简单了；在倒计时显示电路部分中，由计数器74LS190，显示器组成。

利用74LS190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74LS148编码器将即时时间进行编码，并送到数码管，显示此时的时间。

假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。

在音响电路部分中，由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲，然后接入蜂鸣器构成。

方案二：

电路大致可以由四个功能模块组成：

以锁存器为中心的编码显示电路部分，脉冲产生电路部分，倒计时显示电路部分，音响电路部分。

在锁存器为中心的编码显示电路部分中，由锁存器74LS373，编码器74LS148，显示器和门电路组成。

使用74LS373作为锁存电路，当有人抢答时，利用锁存器的输出信号号将时钟脉冲置零，74LS373立即被锁存，同时蜂鸣器鸣叫1s，这时抢答无效，使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入数码管里显示出抢答者的编号；在脉冲产生电路部分中，用石英晶体振荡器予以实现，由于石英晶体的稳定性和精确性比较高，所以用其产生的脉冲信号更加稳定，同时在显示更能接近预定的值，受外界环境的干扰较少；在倒计时显示电路部分中，由计数器74LS190，显示器组成。

利用74LS190计数器作为倒计时的芯片，当主持人按下抢答按钮时，74LS190被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时，，并通过74LS148编码器将即时时间进行编码，并送到数码管，显示此时的时间。

假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。

在音响电路部分中，由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲，然后接入蜂鸣器构成。

选择结果：

方案一。

原因：

虽然用555定时器构成的多谐振荡器的稳定性和精确性没有石英晶体振荡器高，但由于前者设计方便，操作简单，成为了设计时的首选。

3．单元电路设计

1）以锁存器为中心的编码显示电路

该单元电路可以分辨出选手按键的先后，并锁存优先抢答者的编号，同时显示器显示相应的编号，并且可以禁止其他选手抢答。

电路原理：

首先使锁存器74LS373的三态允许控制端OC为低电平,即使其处于正常逻辑状态；当锁存允许端ENG为高电平时，Q随数据D而变，当ENG为低电平时Q被锁存在已建立的数据电平。

当单刀双置开关置于“开始”端时，抢答器处于等待工作状态，当有选手将键按下时（假如四号手），即把单刀双置开关置于“清除”端时，触发器74LS373的数据输入端4D输入低电平，相应地，触发器的数据输出端4Q置０。

锁存器锁存四号选手的输入的信号，并且阻止其他选手信号的输入。

同时使８线－３线优先编码器74LS148的EI处于低电平，使之处于工作状态。

低电平信号经由编码器74LS148编码成相对应的二制数，然后在显示器显示“4”，该抢答选手的编号一直保持到主持人将系统清零为止。

当74LS148的输入端EI=1时，使74LS148处于禁止状态，确保不会出现二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将开关重新置“清除”端后方可进行下一轮抢答。

锁存器74LS373的真值表如下：

OutputControl

EnableG

D

Output

L

H

H

H

L

H

L

L

L

L

×

QO

H

×

×

Z

L--低电平；H--高电平；X--不定态；Q0--建立稳态前Q的电平；

OE--使能端，接地。

当G=“1”时，74LS373输出端1Q-8Q与输入端1D-8D相同；

当G为下降沿时，将输入数据锁存。

８线－３线优先编码器74LS148的真值表如下：

输入

输出

EI

D0

D1

D2

D3

D4

D5

D6

D7

A2

A1

A0

GS

EO

1

×

×

×

×

×

×

×

×

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

×

×

×

×

×

×

×

0

0

0

0

0

1

0

×

×

×

×

×

×

0

1

0

0

1

1

0

0

×

×

×

×

×

0

1

1

0

1

0

1

0

0

×

×

×

×

0

1

1

1

0

1

1

1

0

0

×

×

×

0

1

1

1

1

1

0

0

1

0

0

×

×

0

1

1

1

1

1

1

0

1

1

0

0

×

0

1

1

1

1

1

1

1

1

0

1

0

0

0

1

1

1

1

1

1

1

1

1

1

1

0

D0-D7是输入信号，A2,A1,A0为三位二进制编码输出信号，EI是使能输入端，EO是使能输出端，GS为优先编码输出端。

当输入EI=1时，禁止编码，输出（反码）；A2,A1,A0全为1；

当输入EI=0时，允许编码，在D0-D7输入中，D7优先级最高，其余依此为D6,D5,D4,D3,D2,D1,D0。

以锁存器为中心的编码显示电路如下：

2）脉冲产生电路：

该单元电路由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲。

根据555多谐振荡器的频率计算公式：

可以求得1hz的电路电阻均取470k，电容取10uf。

脉冲产生电路如下：

3）倒计时显示电路：

该电路采用十进制同步减计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，并在脉冲作用下开始倒计时并在显示器上显示，到零时停止。

计数器74LS90的真值表如下：

输入

输出

LOAD’

CTEN’

U／D’

CLK’

A

B

C

D

QA

QB

QC

QD

0

×

×

×

a

b

c

d

a

b

c

d

1

0

0

↑

×

×

×

×

加计数

1

0

1

↑

×

×

×

×

减计数

1

1

×

×

×

×

×

×

保持

CLK时钟输入端（上升沿有效）CTEN计数控制端（低电平有效）A～D并行数据输入端QA～QD输出端LOAD异步并行置入控制端（低电平有效）U/D加/减计数方式控制端

倒计时显示电路如下：

4）音响电路

该单元电路由555定时器和电阻电容接合成多谐振荡器，产生所需要的脉冲，然后接入蜂鸣器构成。

音响电路如下：

5）整个电路：

由以上几个单元电路就构成了所需功能的完整电路图如下：

4．555多谐振荡器的脉冲波形图：

5．电路元件选择：

名称

型号

数量

锁存器

74LS373

1个

编码器

74LS148

1个

计数器

74LS190

1个

显示器

2个

555定时器

LM555CM

2个

2与门

74LS08

3个

4与门

74LS21

1个

2或门

74LS32

2个

非门

74F04

5个

电阻

4个

电容

4个

单刀双置开关

5个

蜂鸣器

1个

四.工作原理

抢答电路:

当锁存器74LS373有信号输入时，通过与门74LS21将信号反馈回锁存器74LS373的使能端ENG,此时74LS3737立即被锁存，同时蜂鸣器鸣叫1s，停止工作，这时抢答无效。

同时将低电平信号反馈回74LS190的倒计时输入端，使其停止工作，保持剩余抢答时间。

当倒计时为零时，通过或门74LS32将信号反馈回编码器74LS148的使能端ENG，此时编码器74LS148停止工作，禁止有选手超时抢答。

停止倒计时，主持人通过单刀双置开关对锁存器74LS373和编码器74LS148的使能端的控制来清除锁存信号,从而使得抢答器继续工作。

当无选手抢答时,倒计时直到倒计为零为止,此时到零点的信号反馈回编码器74LS148，使其停止工作,此时选手再抢答无效,只有当主持人清零后再置为开始状态,才可以继续抢答。

然后使用74LS148作为编码器，对输入的型号进行编码，输出4位的BCD码，再将这四位的BCD码输入数码管显示出抢答者的编号。

主持人电路：

采用计数器74LS190作为倒计时的芯片，当主持人按下按钮时，将74LS190的load输入端先置为高电平，将其置为1001，再通过开关，将load输入端置为低电平，使其开始倒计时。

当主持人按下开始按钮时,蜂鸣器响，选手开始抢答,并且倒计时开始倒计,假如在9秒内有人抢答，则计数器停止倒计时，将锁存器锁存，其他选手抢答无效，蜂鸣器鸣叫一秒，数码管显示剩余时间和选手的编码。

相反，假如在9秒内无人抢答时，倒计时数码管显示为0，蜂鸣器响，禁止选手抢答。

只有主持人再置为开始状态时,才可以继续抢答,倒计时从新工作,进入下一轮抢答。

五．总结

对该电路总结如下：

优点：

电路清晰，简单易懂，各功能模块基本上达到了要求，显示准确，反应灵敏，基本满足了四人智力竞赛抢答器的要求。

缺点：

因为缺少某些芯片而不得不用其他的芯片稍作改变充当相似的功能，也许这样做，可以基本满足要求，但是没有达到最好的效果。

其次，因为对理论知识没有透彻掌握和对仿真软件的不完全熟悉操作，以至于电路没有出现预期的效果，虽然基本上达到所要求的效果，但是还有一些地方没有达到，这是美中不足的地方，可是以目前的水平，只能这样了，有待以后改进。

改进：

第一，尽量用到适合的芯片；第二，使整体布局更加合理、明确、美观；第三，尽量做到使所有功能模块都达到所要求的那样，产生预期的效果。

心得体会：

通过这次课程设计：

首先，加深了我对数字电路知识的了解，尤其是数字芯片的性能和使用。

其次，使我对数字电路设计更感兴趣，原来它是很奥秘的，一些电子功能可以通过组合各种各样的元器件，从而产生想要实现的功能，关键在于能够设计出符合要求的电路。

再次，使我对课本知识得到巩固和加强，毕竟课本知识是抽象的，只有真正在实践中利用它，做到学以致用，才能加深对它的理解，所以设计出这个题目后，我发现以前对课本有疑问的地方都随着在课程设计中豁然开朗了。

最后，加强了我思考和解决问题的能力。

由于知识水平的局限，该课程设计有一些不足的地方，真诚地希望老师给予批评和指正。