接口技术各个芯片资料.docx
- 文档编号:1071503
- 上传时间:2022-10-16
- 格式:DOCX
- 页数:8
- 大小:122.89KB
接口技术各个芯片资料.docx
《接口技术各个芯片资料.docx》由会员分享,可在线阅读,更多相关《接口技术各个芯片资料.docx(8页珍藏版)》请在冰豆网上搜索。
接口技术各个芯片资料
接口技术各个芯片资料
8251A串行接口芯片
一、8251A主要管脚的含义
TxD:
数据发送端,用来输出串行数据。
TxRDY:
发送器准备就绪信号。
当发送缓冲器空(状态字DO位为1)、TxEN(命令字DO位)=1且CTS=O时,该引脚为1,CPU可将新的数据写入8251Ao采用中断方式时,该信号可作为中断请求信号。
TxEMPTY:
发送器空闲信号。
TxEMPTY=l,则发送移位寄存器空;TxEMPTY=0,则发送移位寄存器满。
TxC:
发送时钟,由外部输入。
在同步方式下,
TxC的频率等与发送数据的波特率;在异步方式下,TxC的频率可以是发送波特率的1、16或
64倍,具体的倍数可由用户编程决定。
RxD:
数据接收端,用来接收外部输入的数据。
RxRDY:
接收器准备就绪信号。
当接收缓冲器中已经装配好一个完整的数据字节时,RxRDY变为高电平,用来通知CPU读取数据。
当CPU用输入指令取走数据后,8251A便立即将RxRDY位置0。
采用中断方式时,该信号可作
为中断请求信号。
SYNDET/BRKDET:
同步检测/间断检测信号内外同步的区别在于帧同步。
内同步时,收方通过搜索同步字来判定一个帧的开始;外同步时,收方通过判定自己SYNDET引脚是否被置位来判定一个帧的开始,这个置位由发方在开始发送一个帧的时候完成。
RxC:
接收时钟,外部输入。
RESET:
复位信号。
当该信号为高电平并持续6
个时钟周期以上时,8251A被复位,收发线路均处于空闲状态。
CS:
片选信号,输入,低电平有效。
若CS为高,则D0-D7为高阻状态。
C/D:
控制/数据信号,输入。
当C/D=l时,数据总线上传送的是控制字、命令字或状态字;当C/D=O时,数据总线上传送的是数据。
RD、WR:
读、写控制信号,输入,低电平有效。
RD有效时,表示CPU正在读取接收缓冲器的数据;WR有效时,CPU正将数据写入发送缓冲器。
CLK:
接收外部时钟源的时钟信号,用来产生8251A的内部时序。
在同步方式下,CLK的频率要大于波特率的30倍;在异步方式下,CLK的频率要大于波特率的4.5倍。
DTR(DataTerminalReady):
数据终端就绪信号,输出,低电平有效。
它由命令字的D1位置“1”变为有效,用以表示CPU准备好进行数据传送。
DSR(DataSetReady):
数据装置就绪信号,输入,低电平有效。
它是的应答信号,有效时表示
MODEM或外设已准备好发送。
CPU通过读取状态寄存器的D7位来检测此信号。
RTS(RequestToSend):
请求发送信号,输出,低电平有效。
它由命令字的D5置“1”而变为有效,用以表示CPU已准备好发送数据。
CTS(ClearToSend):
清除发送信号,输入,
低电平有效。
它是MODEM的应答信号,有效时表示MODEM或外设已做好接收数据准备。
二、8251A初始化:
方式字各位的含义。
8251A的基本内部结构。
8259A中断芯片
一、8259A主要管脚的含义
D7〜DO:
双向、三态数据线,可与系统的数据总线直接相连。
WR:
写控制信号,输入,低电平有效。
与控制
总线上的信号相连。
RD:
读控制信号,输入,低电平有效。
与控制
总线上的信号相连。
CS:
片选信号,输入,低电平有效。
CPU的高
位地址经地址译码电路选中它O
INT:
中断请求信号,输出,高电平有效。
是8259A
向CPU输出的中断请求。
A0:
地址选择信号,输入,用来选择内部端口。
8259A只有两个端口地址,常把A0=0所对应的端口称为“偶端口”,把A0=l所对应的端口称为“奇端口”。
当8259A与8位CPU8088相连时,其A0其可直接与8088的A0线相连。
INTA:
中断响应信号,输入,低电平有效。
接
收来自CPU的中断响应信号INTAo
IR7〜IR0:
外设向8259A发出的中断请求信号,
输入,高电平有效。
接收来自外设接口发出的中
断请求。
CAS2〜CASO:
级联信号线,双向。
当8259A作为主片时,为输出线;当8259A作为从片时,为输入线。
SP/EN:
主从片设定/允许缓冲信号,双向双功能,低电平有效。
当8259A工作在缓冲模式时,该引脚输出一个EN信号去控制外部缓冲器;当
8259A工作在非缓冲模式时,该引脚作为输入用来接收一个SP,SP=1表示8259A作为主片工作o
计数器定时器
一、8253的特性
8253釆用+5V单一电源,24引脚DIP封装
(1)片内具有3个独立的16位计数通道
(2)计数频率(CLK时钟频率)为0〜2.6MHz
(3)每个通道独立定时或计数,可以按二进制或BCD计数
(4)每个通道可编程设定6种不同的工作方式
(5)可由软件或硬件控制开始计数或停止计数
(6)所有输入/输出引脚与TTL兼容
8253的工作方式0、1、2、3
方式功能箱;H枚形
0
计救站束产写初(ft后.个別钟网朗(MH■冷生矗电平芟为髙电竹GA1E助止讣•效
软緻笈单次皱比冲
1
可厳触发取垛出寛度册个M神闹期的$皿冲,12或仗发郑只&呑新的GATEM冲,頼新计数
次貝1*冲
方代
GATE=0及下降沿|GATEM1GATE上升
2
分频签输出宣度为个討钟W期的负冲•间触发A谀的脉冲浚
0
傅停汁数允许计数不住影响
3
丿戏反牛召N为偶瓶占空比为1/2:
N为命数[八NH/2个正脉冲.2】/2个负8*冲
h劝皴发玫绫的方波
1
:
!
令受影响[令受影响从初值近始啦豹汁数停止汁数允许计数从初恒开始改斯计数
4
软件触发的写入初血后,经N个时1+MiJM,OUlj
软磁®次农柏负除冲
3
俘J上汁数.越计数从切值迂始耄猶计数
冲或计数脉冲信号。
OLJT[0,1,2,],计数输出端。
器的启动和停止计数的操作。
两个或两个以上计数器连用时,可用此信号来同步
四、8253的应用
1•写入方式控制字,以选择计数通道,确定其工作方式。
2•写入计数初值到对应的计数通道中,确定计数
定时时间。
几点说明:
先写控制字,后写计数初始值
每个计数通道的控制字都要写入同一控制口,计数初始值则写入指定计数通道对应的端口对3个计数通道的初始化编程没有先后顺序,但
对某一通道若需写初值的懿J叫泳加垛昭出冒低位后些高位的顺序
8253用于定时:
定时时
计数初值N^
8253用于计数/分频:
时需
冲频率X计数初值N
EOC*
D7-D6•
D5 D3・ D2・DI•DO• ()1•: *VRcr •VR”・ 、 & r\ ALK- ▼II 「•: 态1 逐次 遇近 /比较 Hi" 寄存 D"转换 CLK 卜―IN7b—1\6 ««b—1X5 H7乞花'—1\山 ・IN3IN2INI1X0 hy? : 曲-_“尢r—IF 11卫—、「 —i—GM) IW^ 一、DAC0832的基本结构、主要管脚含义、三 种工作方式的接口方法,认识简单的接口电路。 输入寄存器控制信号: D7〜D0: 输入; 不足8位,空端应接地 CS: 片选信号 WRl: 写输入锁存器 ILE: 输入锁存允许(使能)用于DA WR2: Si "file位绘入卡8位DAC寄二^3位D/A转[“• Tl VIFF THirT9 TCflTTI nn vrr XFER: 允许输入锁存器的数据传送到DAC寄存器 其它引脚: VREF: 参考电压。 ・10V〜+10V,一般为+5V或 +10V IOUT1>IOUT2: D/A转换差动电流输出。 RFB: 内部反馈电阻引脚,接运放输出 AGND、DGND: 模拟地和数字地 二、ADC0809的基本结构、主要管脚含义 INO〜IN7: 8个模拟电压输入端 ADDA、ADDB、ADDC: 3个地址输入线 ALE: 地址锁存允许信号,ALE的上升沿,用 于锁存3个地址输入的状态,然后由译码器从8个模拟输入中选择一个模拟输入端进行A/D转 START: ADC启动控制信号输入端,要求正脉 冲信号。 脉冲的上升沿使所有内部寄存器清0,下降沿启动A/D转换 EOC: 在START之后变低,A/D转换结束后变 高。 可用来申请中断。 三态数字量输出端D0〜D7: ADC0809内部锁存 转换后的数字量当输出允许信号OE为高电平 时,将三态锁存缓冲器的数字量从DO〜D7输出
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 接口 技术 各个 芯片 资料