数字幅频均衡的功率放大器设计报告.docx
- 文档编号:10490281
- 上传时间:2023-02-13
- 格式:DOCX
- 页数:14
- 大小:1.15MB
数字幅频均衡的功率放大器设计报告.docx
《数字幅频均衡的功率放大器设计报告.docx》由会员分享,可在线阅读,更多相关《数字幅频均衡的功率放大器设计报告.docx(14页珍藏版)》请在冰豆网上搜索。
数字幅频均衡的功率放大器设计报告
数字幅频均衡功率放大器
摘要:
本系统是采用FPGA来设计的数字幅频均衡功率放大器,主要包括前置放大电路、带阻衰减网络、数字幅频均衡和音频功率放大电路四个模块构成。
前置电路采用两级放大电路组成,放大倍数大于400倍。
通过反复调整带阻衰减网络的参数,使其达到题目的要求。
通过MATLAB工具设计出与带阻衰减网络相对应的一个带通FIR滤波器,并根据返回的系数将该滤波器在FPGA中实现,最终实现了幅频均衡。
功率放大部分采用“集成运放+MOSFET”的组合模式,设计了一个CLASS-AB功率放大器。
为了更好地实现幅频均衡,本设计采用了分段的方式进行均衡,即通过降采样的方式降低了滤波器的阶数要求。
测试表明,本系统能实现幅频均衡,满足系统基本要求和发挥功能要求。
关键词:
幅频均衡、FIR滤波器、AB类功放
一、系统方案
1、幅频均衡方案比较
方案一:
本题要求的输入信号频率在音频段20Hz~20KHz范围,经带阻网络后对信号进行采样,FFT算法分析信号的频率成分,然后根据带阻网络的幅频特性在频域对幅频特性进行补偿,在频域进行均衡。
然后经过IFFT还原为时域信号,其优点是可采用DSP处理器完成FFT和IFFT算法,实现方便。
缺点是难以兼顾频率分辨率、频率分析范围和分析时间要求,而且DSP成本较高。
方案二:
带阻网络输出信号经采样后,采用yulewalk函数设计IIR数字滤波,在时域进行均衡。
根据yulewalk函数返回的IIR滤波器系数,在MATLABSimulink组件中通过调用Altera公司提供的DSPBuilder库来构建一个IIR滤波器系统,最后在QuatusII中调用生成的HDL代码,将该数字滤波器配置到FPGA中。
该方案的优点在于能够使用较低的阶数而达到理想的幅频均衡,这不仅降低了系统资源的消耗,而且还降低了工作量。
但是IIR滤波器本身存在着非线性相位跟稳定性的问题,所以在音频处理中并不常用。
方案三:
带阻网络输出信号经采样后,采用fir2(任意滤波器)函数设计FIR数字滤波,在时域进行均衡。
为了降低FIR滤波器的阶数要求,我们将20˜20kHz信号分成两段均衡,针对这两个频率段的信号采用不同的采样率进行采样,通过MATLAB工具分别设计出不同采样率对应的FIR滤波器。
最后根据返回的滤波器系数,调用QuatusII中FIRCompilerIIIP核设计出两个并行处理的FIR滤波器,实现幅频均衡。
由于QuatusII中有现成的FIRIP核可以调用,使用该方案可以大大缩短开发周期、提高效率,而且FIR滤波器本身具有线性相位跟稳定性的优点。
2、功率放大器方案比较
设计要求末级输出功率大于10W,效率要达到60%以上,输出波形不能明显失真,并且功放管必须采用分立的功率MOS管。
所以考虑到上述条件,我们有两种方案能在题目要求的20Hz~20KHz频率范围内满足要求。
方案一:
采用D类功放,调制信号与三角载波比较产生SPWM波,控制MOS管的通断,最后经过LC滤波得到调制波形。
优点:
管子工作在开关状态,主要损耗是开关损耗,效率可以达到80%以上;缺点:
整个电路比较复杂和难调,SPWM的占空比调不好,输出波形就会失真。
方案二:
采用AB类功放完成功率放大,在MOS管前面要进行信号放大,使其有效值达到9V。
优点:
电路简单易调,输出波形没有明显的失真;缺点:
由于管子一直工作在线性区,MOS管自身损耗很大,其理想最大效率为78%。
虽然效率不高,但可以满足题目要求的60%。
综上分析,采用FIR数字滤波器完成20Hz~20KHz范围内对带阻网络幅频均衡,功放采用AB类功放完成本设计,系统框图如图1所示。
图1系统功能框图
二、理论分析与设计
1、带阻网络特性分析
网络电路和参数分别如图2、图3所示。
网络中间串联支路电阻取为50omh,在题目要求的600ohm负载条件下带阻网络在749Hz处相对于10kHz处最大衰减为10.27dB>10dB,满足题目要求。
图2带阻网络电路图3实测带阻网络幅频特性曲线
2、幅频均衡滤波器设计
为实现对图3幅频特性的网络均衡,需要设计一个与其相反的带通滤波器即可。
为了降低FIR滤波器的阶数要求,我们将20~0kHz信号分成两段均衡(20Hz~200Hz、200Hz~20kHz),针对这两个频率段的信号采用不同的采样率进行采样,通过MATLAB工具分别设计出不同采样率对应的FIR滤波器。
下图分别为10k、50k采样率对应的滤波器幅频特性曲线。
图450k采样率对应的幅频特性图510k采样率对应的幅频特性
三、电路设计
1、前置放大电路设计
前置放大电路如图6所示,由OPA2227构成的两级放大电路,每级的放大倍数分别为19.1倍、21倍,共放大403倍>400倍,满足题目要求。
图6前置放大电路
2、ADC预处理设计
图7ADC预处理电路
为了不影响前级带阻网络的幅频特性,特在衰减网络后加了一级跟随器,起阻抗变换作用。
为了提高ADC采样的准确性,特在ADC前级加了一跟随器和抗混叠低通滤波电路。
由于我们采用的ADC是TI公司的THS0842,内部参考电压为1V,所以在两跟随器之间加了一个纯电阻分压网络进行电平调整。
3、方波整形电路设计
图8方波整形电路
为了不影响前级带阻网络的幅频特性,在整形电路前加了一级跟随器。
为了消除干扰,我们将LM393电压比较器接成了滞回比较器。
后级二极管为肖特基二极管,隔掉LM393输出的负电压,便于FPGA测频。
4、DAC后级处理电路设计
图9DAC后级处理电路
由于本设计采用了变采样率的方法进行均衡,针对20Hz~200Hz的信号采用的是10kHz的采样率,需要滤除200Hz以上的谐波才能保证输出波形不失真,而对于200Hz~20kHz的信号采用的是50kHz的采样率,需要滤除20kHz以上的谐波才能保证输出波形不失真,所以需要设计一个截止频率可变的低通滤波器。
在此我们采用的是MAXIM公司的开关电容滤波器MAX297,该滤波器是一个8阶的椭圆型低通滤波器,能够有效地滤除各谐波成分。
由于开关电容输出信号带有一定的开关噪声,故在末级加了一个二阶有源平滑滤波器,滤除开关噪声。
5、功率放大电路设计
图8功率放大电路
题目要求功率为10W,效率要达到60%以上,我们选择AB类功率放大器实现。
为保证满足8Ω负载下,输出功率≥10W,输出电压有效值要≥8.95V,为了保证效率,MOS管电源电压取±18V供电,因功率级采用MOS管源极输出,运放推动需要一定的电压摆率,因此,前置运放供电电压要高于功率级电压,取±20V供电。
四、程序设计
程序主要由频率测量模块、FIR滤波器模块以及开关电容时钟控制模块组成。
FPGA内部产生一个0.5s的门控信号,在这0.5s内对输入的方波信号进行计数,若计数值小于100,选择采样率为10k对应的FIR滤波器输出,反之选择另一个FIR滤波器输出,同时改变采样率及开关电容的时钟。
下图是综合之后的RTL级视图:
五、系统测试及分析
1、测试方法与测试仪器
(1)、带阻网络幅频特性测试方法
带阻网络经阻抗匹配后用扫频仪测量其的幅频特性曲线。
(2)、系统测试方法
函数信号发生器输出电压有效值为4mV的单频正弦信号接入系统,手动调节输入信号的频率在20Hz~20KHz的范围内变化,同时用两台双通道示波器分别观测前置放大输出信号、均衡后输出信号、功放推动级电压和功放在8Ω负载上输出的电压信号波形,并记录各频点对应的幅度值和功放电源电流。
通过计算即可知电压放大倍数和电压幅度在带内的平坦度。
(3)、测试仪器:
TektronixTDS1002双通道数字示波器,60MHz;
SUINGTFG6060DDS函数信号发生器,15MHz;
YB1732A直流稳压电源,3A。
2、测试数据
说明:
电压单位:
(V)电流单位:
(A)且均为有效值
(1)均衡器测试数据
测试条件:
功放电源电压±19V,ViRMS=4mV正弦信号
频率
(Hz)
前置放大
输出电压
带阻网络
输出电压
幅频均衡
输出电压
20
4.8
2.16
1
50
4.8
1.64
0.94
100
4.8
1.02
1.02
300
4.8
0.58
1.00
500
4.8
0.52
1.00
900
4.8
0.52
1.00
1000
4.8
0.52
1.04
5000
4.8
1.08
1.00
10000
4.8
1.72
1.00
15000
4.8
1.92
0.92
20000
4.8
2.08
0.84
以均衡幅度1V为标准,输出幅度波动如下表:
频率/Hz
20
40
50
70
90
100
200
300
400
500
600
800
波动/dB
0
-1
-0.5
-0.9
-1.1
-0.92
0.17
0
0
0
0.17
0
频率/Hz
900
1000
3000
5000
7000
9000
10000
12000
14000
16000
18000
20000
波动/dB
0
0.3
0.17
0
0
0
0
0
-0.35
-0.7
-1.3
-1.5
(2)功放的测试数据
测试条件:
功放电源电压±18V,ViRMS=4mV正弦波
频率
(Hz)
电源电流
负载电压
电源功率
单位:
W
输出功率
单位:
W
电源
效率
20
0.535
9.14
14.5
11.0
54.2%
500
0.52
9.10
14.2
10.7
55.7%
1000
0.52
9.04
13.6
10.0
55.3%
10000
0.45
8.
12.5
8.73
58.8%
20000
0.40
6.70
11.31
8.30
59.8%
3、测试结果分析
从上面的幅频均衡表格可以发现,该数字幅频均衡器在20Hz~20kHz的频率范围内满足±1.5dB波动。
但功率放大部分由于PCB的做工问题及管子的不对称性,导致功率放大部分没有满足题目发挥部分的要求,而且当频率高于5kHz是波形会出现失真现象。
六、总结
要想达到更高的技术指标,必须提高功率放大器的效率,及解决波形失真问题。
通过这段时间的训练我们学会了如何用数字信号处理的方法来解决模拟电路中的信号处理问题,同时加强了我们的团队合作能力,提高了动手能力及分析问题的能力。
参考文献
[1]FIRCompilerIIMegaCoreFunctionUserGuide.
[2]刘长学.用SG3525作调制器的D类音频功放[J].常州工学院学报,2002,
(2).
[3]王永虹,徐炜,郝立平.ARMCortex-M3微控制器原理与实践.北京:
北京航天航空大学出版社,2008.
[4]飞思科技产品研发中心,MATLAB7辅助信号处理技术与应用.北京:
电子工业出版社,2001.
附录:
滤波器设计MATLAB代码
%yulewalk滤波器设计例
%f:
数组,各“关键”频率点
%f:
数组,各“关键”频率点=实际f*2/Fs----其中Fs=44000Hz
%m:
数组,维数和f相同。
目标滤波器在上述频率点的幅度放大倍数
%n:
滤波器阶数
n=5;
m=[00000000000.28.40313.113.213.313.58.776.7565.3764.313.3892.8982.469];
f=[00.00050.00150.0020.0030.0040.0050.0060.0060.0080.010.0130.0170.0230.030.0470.10.1750.250.350.50.71];
[b,a]=yulewalk(n,f,m);
[h,w]=freqz(b,a,256);
subplot(2,1,1);
plot(f,20*log10(m+eps),'k*',w/pi,20*log10(abs(h)),'r');
subplot(2,1,2);
plot(f,m,'k',w/pi,abs(h),'r');
幅频响应与均衡误差
末级功率输出波形随信号频率改变的失真情况
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 字幅 均衡 功率放大器 设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)