EDA实验指导书1110109.docx
- 文档编号:10448062
- 上传时间:2023-02-11
- 格式:DOCX
- 页数:19
- 大小:220.73KB
EDA实验指导书1110109.docx
《EDA实验指导书1110109.docx》由会员分享,可在线阅读,更多相关《EDA实验指导书1110109.docx(19页珍藏版)》请在冰豆网上搜索。
EDA实验指导书1110109
实验可课名称:
EDA双语教学
实验一Multisim9设计应用
一、实验目的
1、熟悉Multisim9的使用环境和Multisim9使用一般步骤。
2、了解电子EDA技术的基本概念。
3、掌握模拟、数字电子电路的设计与仿真方法。
二、实验仪器
PC机一台Multisim9软件
三、实验内容
1、实验电路图
(1)半波整流电容滤波电路仿真实验原理如图1.1。
图1.1实验电路
(2)数字全加器电路如图1.2
图1.2全加器逻辑图
2、实验步骤
①进入Windows环境并建立用户文件夹。
②双击Multisim9图标进入Multisim9主窗口,创建仿真实验电路
③绘制设计电路(如图1.1、1.2所示):
从相应库中拖拽出所需元器件和仪器仪表安放于合适的位置,然后利用工具栏的转动按钮使元器件符合电路的安放要求;点击元件引脚端点拉出引线至另一元件引脚端点即可连线;双击元件打开元件特性对话框,给元件标识、赋值;保存。
(用A键控制开关)
④设置虚拟仪器仪表:
电压表、示波器(选择合适的扫描时间、垂直幅值和水平偏移量即可)、字信号发生器(编辑输出字信号的首末地址:
首地址为0000,将Initial置为0000;末地址为0007,将Final置为0007;设置字信号输出方式:
设置为单帧输出方式,以便于输出一帧后,进行查看;只要将Burst钮按下即可设置输出频率,可设定为1KHz)和设置逻辑分析仪(可采用系统默认设置,在运行后,调整水平时间刻度数值,使在波形记录区记录到适当宽度的波形信号即可)。
⑤保存
⑥仿真:
单击运行开关、启动电路运行。
观察1.1电路中开关断开和闭合时示波器的波形以及电压表和电流表的读数;双击逻辑分析仪图标,显示其面板,适当调整时间刻度值(如调到4),就可看到输出波形。
3、结果记录
①自行设计纪录表格,记录1.1开关断开和闭合时的两个电压表的读数,并打印两个电压表在开关断开和闭合时候的波形图.
②自行设计纪录表格,记录1.2的结果数据,并打印波形图.
四、实验研究与思考
字信号发生器的触发信号有何特点,如何设置?
实验二Protel99SE原理图设计
一、实验目的
1、掌握Portel99SE电路原理图设计工具,图纸设置;
2、掌握设置网格、电气节点和光标的方法;
3、掌握装载元器件库、放置、编辑和调整元器件的方法;
4、通过实例熟悉电路图的设计过程,掌握具体电路的设计方法。
二、实验仪器
PC机一台Protel99SE软件
三、实验内容
1、实验电路图及步骤
(1)实验电路图
实验电路如图2.1所示。
图2.1实验原理图电路
(2)实验步骤
①启动Protel99SE,执行file/new,选择相应的存放路径,新建一个设计数据库文件,名称定为“名称”.ddb,在相应的数据库中执行file/newdocument,启动电路原理图编辑器schematicdocument,建立一个原理图文件,命名为“名称”.sch。
②先分析电路图中所有元器件的属性、加入的常用元器件库Sim.ddbMiscellaneousDevices.ddb和ProtelDOSSchematicLibraries.ddb。
装载元器件库的步骤如下:
a、打开原理图管理浏览(编辑)器,在工作窗口为原理图编辑器窗口的状态下,单击设计管理器顶部的BrowseSch标签即可打开原理图管理浏览器窗口;
b、然后点击Add/Remove按钮,单击选择所需的库文件,然后单击ADD按钮。
③设置电路图图纸大小及版面。
使用菜单命令Design│Options,执行该命令后,系统将弹出DocumentOptions对话框,并在其中选项SheetOptions选项卡进行设置。
④在图纸上放置需要设计的元器件,然后把所有元器件和端口放置到电路原理图纸上,并把位置放好。
⑤按照上图所示,给相应的引脚添加网络标签,并连接所有的连线。
⑥保存电路图。
3、实验结果记录:
应打印所绘制的电路图,完成实验报告
四、实验研究与思考
1、生成电气网络有何作用?
2、如何获得电路图元件清单?
实验三Protel99SE印刷板设计
一、实验目的
1、熟悉电气规则检查和生成各种报表。
2、掌握具体网络表的生成方法。
3、熟悉印制电路板元件的设计方法。
4、掌握印制电路板图的设计过程。
二、实验仪器
PC机一台Protel99SE软件
三、实验内容
1、元件封装
图3.1中,各元件的封装型号为:
SED1335:
QFP5-60B27C256:
DIP-28orDIP28orSOJ-28
HY62256:
DIP-28orDIP28orSOJ-28电阻:
AXIAL0.3or0805
小电容(CAP):
RAD0.1电解电容:
RB.2/.4
二极管:
0805LM7805CK:
TO-220orT0-126
J2/FORM8031:
DB15/FCB1:
SIP14orSIP16
JP2:
POWER4
2、实验电路图和步骤
(1)实验原理图
如图2.1所示电路图原理图,设置电气检验规则,产生ERC报表,然后生成网络表,元器件列表和交叉参考表。
(2)实验步骤
①Protel99se,新建一个设计数据库文件,建立上图所示的原理图文件名称定为“名称”.ddb。
②双击原理图中的元器件属性,根据所给元器件封装形式,设置各元器件的封装,然后执行Design|CreateNetlist,产生网络表。
③执行命令file/new后执行file/newdocument,新建一个PCBdocument,新建一个PCB文件,在其中选取KeepOutLayer为当前工作层。
该层为禁止布线层,一般用于设置电路的边框。
执行命令Place/Track,拖动光标,绘制出相应的电路边框。
④网络表和元件的装入
1)装入元件封装库:
执行Design/Add/RemoveLibrarys,然后添加常用的库:
DCtoDC.lib,generalIC.lib,PCBFootprints.lib,单击Add,完成元器件库的添加,
2)网络表与元件的装入过程:
执行菜单命令Design/LoadNets。
执行该命令后会出现一个Load/ForwardAnnotateNetlist)的对话框,按browse找到网络表文件,按下Execute,就装入了网络表和文件。
⑤执行Design|UpdatePCB|Execute,生产PCB图。
3、实验结果记录:
打印所绘制的电路图,完成实验报告
四、实验研究与思考
1、设置电气规则检查的规则时应该注意哪些问题?
2、设置布局布线规则时应该注意哪些问题?
2、绘制印刷电路板时应改注意哪些问题?
实验四QuartusII软件应用
一、实验目的
1、熟悉EDA开发平台的基本操作。
2、掌握EDA开发工具的图形设计方法。
3、掌握图形设计的编译与验证方法。
二、实验仪器
PC机一台 QuartusII 软件
三、实验内容
1、实验原理图:
建立一个4-bit计数器图形设计文件(如图4.1示);
图4.1图形设计例图
对上述计数器进行功能和时间仿真,验证其功能并测试其最高工作频率。
利用向导创建一个新器件(6位全加器:
使能、流水线等参数自行设定)。
2、实验步骤:
新建一个文件夹,一般在F盘里。
打开QuartusII软件,选择File/New,在弹出的窗口中选DeviceDesignFiles选项卡,再选择BlockDiagram/Schematic选项,单击OK后打开图形编辑窗口。
选择File/SaveAs命令,保存文件在已经创建的文件夹里。
当出现询问是否创建工程的窗口,应当单击是进入创建工程流程,否则要重新创建工程把文件添加进去。
打开工程中的原理图文件,在原理图编辑窗口的任何一个位置右击,将出现快捷菜单,选择Insert/Symbol命令,出现元件输入对话框,选择相应的器件,并连接好电路,然后分别在input和output的PINNAME上双击使其变黑色,再分别输入引脚名。
选择Processing/StartCompilation命令,进行全程编译。
打开波形编辑器,选择File/New,在New中选择OtherFiles中的VectorWaveformFile选项,单击OK,出现空白的波形编译窗口
选择File/SaveAs命令,存盘。
文件名一定要与原理图文件名一致。
然后添加相应的端口信号节点到波形编辑器中,设置合理的输入信号。
选择Processing/StartSimulation,进行波形仿真。
选择Processing/ClassicTimingAnalyzerTool测试最高工作频率。
选择Tools/MegaWizardPlug-InManager,根据向导提示创建一个6位全加器。
3、实验结果记录:
打印出实验原理图与仿真波形图,写出最高工作频率,打印出利用向导创建的新器件的图形,完成实验报告
四、实验研究与思考
1、延迟时间分析、最高工作频率分析等时间分析有何重要性?
2、流水线的作用是什么?
对那些性能有影响?
2、功能仿真、验证起到什么作用?
实验五VHDL软件设计
一、实验目的
1、熟悉EDA开发平台的基本操作。
2、掌握EDA开发工具的VHDL设计方法。
3、掌握硬件描述语言设计的编译与验证方法。
二、实验仪器
PC机一台 QuartusII 软件
三、实验内容
1、24进制加法计数器的程序:
LIBRARYIeee;
USEieee.std_logic_1164.ALL;
USEieee.std_logic_unsigned.ALL;
ENTITYcount24IS
PORT(en,clk:
INSTD_LOGIC;
qa:
outSTD_LOGIC_VECTOR(3DOWNTO0);
--个位数计数
qb:
outSTD_LOGIC_VECTOR(1DOWNTO0));
--十位数计数
ENDcount24;
ARCHITECTUREa1OFcount24IS
BEGIN
process(clk)
variabletma:
STD_LOGIC_VECTOR(3DOWNTO0);
variabletmb:
STD_LOGIC_VECTOR(1DOWNTO0);
begin
ifclk'eventandclk='1'then
ifen='1'then
iftma="1001"thentma:
="0000";tmb:
=tmb+1;
Elsiftmb="10"andtma="0011"thentma:
="0000";
tmb:
="00";
elsetma:
=tma+1;
endif;
endif;
endif;
qa<=tma;
qb<=tmb;
endprocess;
ENDa1;
2、实验步骤:
1)24进制计数器
新建一个文件夹,一般在F盘里。
打开QuartusII软件,选择File/New,在弹出的窗口中选DeviceDesignFiles选项卡,再选择VHDLFile选项,单击OK后打开程序编辑窗口。
选择File/SaveAs命令,保存文件在已经创建的文件夹里,文件名一定要与程序的实体名一致。
当出现询问是否创建工程的窗口,应当单击是进入创建工程流程,否则要重新创建工程把文件添加进去。
打开工程中的程序文件,把1中24进制加法计数器的程序输入。
选择Processing/StartCompilation命令,进行全程编译。
打开波形编辑器,选择File/New,在New中选择OtherFiles中的VectorWaveformFile选项,单击OK,出现空白的波形编译窗口。
选择File/SaveAs命令,存盘。
文件名一定要与原理图文件名一致。
然后添加相应的端口信号节点到波形编辑器中,设置合理的输入信号。
选择Processing/StartSimulation,进行波形仿真。
2)修改以上程序获得60进制加法计数器,并进行功能和时间仿真验证。
3、实验结果记录:
手写出24进制与60进制的加法器的实验程序,打印出仿真波形图,完成实验报告
四、实验研究与思考
1、比较图形设计和语言设计方法的差别和优缺点。
实验六VHDL硬件设计
-------计数器及时序电路描述
一、实验目的
1、了解时序电路的经典设计方法(JK触发器和一般逻辑门组成的时序逻辑电路)。
2、了解同步计数器,异步计数器的使用方法。
3、了解同步计数器通过清零阻塞法和预显数法得到循环任意进制计数器的方法。
4、理解时序电路和同步计数器加译码电路的联系,设计任意编码计数器。
5、了解同步设计和异步设计的区别。
二、实验仪器
PC机一台 QuartusII 软件
三、实验内容
1、用JK触发器设计异步四位二进制加法计数器。
8位LED数码管16进制显示扫描显示驱动电路设计,实验参考原理图如图10.1所示。
其中,计数时钟频率CLK<2Hz;扫描时钟频率>40Hz;四位JK触发器接成异步计数器;SEL0~SEL2为扫描地址(控制八位数码管的扫描顺序和速度);A……G为显示译码输出,代表数码管的八个段位(a,b,c,d,e,f,g);八位数码管同时顺序显示0~F。
图6.1计数器设计参考原理图
2.显示模块的生成程序:
LIBRARYIeee;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYdeledIS
PORT(num:
INstd_logic_vector(3downto0);
a,b,c,d,e,f,g:
OUTstd_logic);
ENDENTITYdeled;
ARCHITECTUREoneOFdeledIS
signalsg:
std_logic_vector(6downto0);
begin
process(num)
begin
casenumis
when"0000"=>sg<="0111111";
when"0001"=>sg<="0000110";
when"0010"=>sg<="1011011";
when"0011"=>sg<="1001111";
when"0100"=>sg<="1100110";
when"0101"=>sg<="1101101";
when"0110"=>sg<="1111101";
when"0111"=>sg<="0000111";
when"1000"=>sg<="1111111";
when"1001"=>sg<="1101111";
when"1010"=>sg<="1110111";
when"1011"=>sg<="1111100";
when"1100"=>sg<="0111001";
when"1101"=>sg<="1011110";
when"1110"=>sg<="1111001";
when"1111"=>sg<="1110001";
whenothers=>null;
endcase;
endprocess;
a<=sg(0);
b<=sg
(1);
c<=sg
(2);
d<=sg(3);
e<=sg(4);
f<=sg(5);
g<=sg(6);
end;
3、实验步骤:
参照实验五的步骤,把显示模块的生成程序输入,执行File/CreateUpdate用显示模块的生成程序生成DELED显示模块。
参照实验四的步骤,根据图6.1绘制实验原理图。
进行进行全程编译和波形仿真.
根据给出的管脚锁定顺序,最后下载到硬件箱进行硬件验证。
5、实验结果记录:
打印输出原理图与仿真图,手写出实验程序,打印出管脚锁定图,写出硬件显示结果,完成实验报告。
四、实验研究与思考
1、说明在FPGA设计中,同步设计和异步设计的不同之处。
2、图形设计和VHDL语言设计编程各有什么优点,混合编程时应注意些什么问题?
3、应用状态机设计时序电路需要注意哪些问题?
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 实验 指导书 1110109
![提示](https://static.bdocx.com/images/bang_tan.gif)