《计算机组成原理》课后习题问题详解.docx
- 文档编号:10427880
- 上传时间:2023-02-11
- 格式:DOCX
- 页数:17
- 大小:92.98KB
《计算机组成原理》课后习题问题详解.docx
《《计算机组成原理》课后习题问题详解.docx》由会员分享,可在线阅读,更多相关《《计算机组成原理》课后习题问题详解.docx(17页珍藏版)》请在冰豆网上搜索。
《计算机组成原理》课后习题问题详解
第1章计算机组成原理考试大纲
第一章
计算机体系结构和计算机组成
冯。
诺伊曼体系的特点
Amdahl定律
第二章
数制和数制转换
各种码制的表示和转换
浮点数的表示
补码加减法
布思算法
浮点数的加减法
海明码的计算
练习:
5,6,7,8,10
1、已知X=19,Y=35,用布思算法计算XXY和XX(-Y)。
2、使用IEEE754标准格式表示下列浮点数:
-5,-1.5,1/16,-6,384,-1/32。
3、已知X=-0.1000101X2-,Y=0.0001010X2-。
试计算X+Y,X-Y,XXY和X/Y。
4、某浮点数字长12位,其中阶符1位,阶码数值3位,尾符1位,尾数数值7位,阶码和尾数均用补码表示。
它所能表示的最大正数是多少?
最小规格化正数是多少?
绝对值最大的负数是多少?
5、求有效信息位为01101110的海明码校验码。
第三章
练习:
5
解释下列概念:
PROMEPROME2PROMFlashmemory,FPGASRAM和DRAM
第四章
总线的分类
总线操作周期的四个传输阶段
总线仲裁的概念及其分类
异步通信方式的种类
总线的最大传输率
第五章
存储器的分类
存储容量的扩展
RAID的概念、特点以及分类
Cache的地址映射
Cache的写策略
Cache的性能分析
3C
练习:
4,5,7
1.一个容量为16KX32位的存储器,其地址线和数据线的总和是多少?
用下列存储芯片时,各需要多少
片?
1KX4位,2KX8位,4KX4位,16KXl位,4KX8位,8KX8位
2.现有1024Xl的存储芯片,若用它组成容量为16KX8的存储器。
(1)实现该存储器所需的芯片数量?
(2)若将这些芯片分装在若干块板上,每块板的容量为4KX8,该存储器所需的地址线总数是多少
几位用于选片?
几位用作片内地址?
(3)画出各芯片的连接逻辑图。
3.设某机主存容量为4MBCache容量为16KB,每块包含8个字,每字32位,设计一个4路组相联映射(即Cache每组内共有4个块)的Cache组织,要求:
(1)画出主存地址字段中各段的位数。
(3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度提高多少倍?
I/O端口的编址方式
中断处理的步骤
第七章
MARMBRPC,IR
指令周期的概念,完整的周期包括哪些
Pentium处理器中的标志寄存器
第八章
操作码和地址码
扩展操作码技术
大端和小端
寻址技术
中缀和后缀表达式
RISC和CISC的比较
MMXt令,回绕运算和饱和运算
习题1,2,4,5,6
1、有可能设计出一种12位长的指令格式对下列指令进行编码吗?
其中每个寄存器需要3位编码。
a.4条3寄存器指令
b.255条单寄存器指令
c.16条0寄存器指令
2、某机指令字长16位,每个操作数的地址码为6位,指令分为零地址、一地址、二地址三种格式。
若两地址指令有K种,零地址指令有L种,则一地址指令最多有几种?
4、一台处理机具有如下指令格式:
2位
6位
3位
3位
X
OP
源寄存器
目的寄存器
地址
格式表明有8位通用寄存器(长度16位),X指定寻址模式,主存实际容量为256k字。
1)假设不用通用寄存器也能直接访问主存中的每一个单元,请问地址码域应分配多少位?
指令字长度应有多少位?
2)假设X=11时,指定的那个通用寄存器用做基值寄存器,请提出一个硬件设计规划,使得被指定的
通用寄存器能访问1M主存空间中的每一个单元。
5、请将下面的中缀表达式转换成逆波兰表达式。
a.A+B+C+D-E
b.(A-B)X(C+D)+E
c.(AXB)+(CXD)+E
d.(A-B)X(((C-DXE)/F)/G)XH
6、请将下面的逆波兰表达式转换成中缀表达式。
a.AB-C+DX
b.AB/CD/+
c.ABCDE+XX/
d.ABCDEXF/+G-H/X+
第九章
实用文档
控制器的功能
控制器的组成部件
微操作命令分析
输入控制信号和输出控制信号
硬布线控制器的结构
微程序控制器的组成部件
固件的概念
微指令的格式
习题3
1.假定某控制存储器是24位宽。
微指令格式的控制部分分成两个字段。
一个13位的微操作字段用来指
定将要完成的微操作,一个地址选择字段用来指明能引起微指令转移的8种条件。
1)地址选择字段有多少位?
2)地址字段有多少位?
3)控制存储器容量有多大?
第十章
同时性和并发性
并行计算机体系结构的分类
流水线及其性能指标
UMA的主要特点
题型:
填空(10*2)选择(10*1)简答(4*5)综合(5*10)
第2章课后习题解答
第二章习题
2.设机器字长为8位(含一位字符位在内),写出对应下列各真值的原码、反码和补码:
-1011010B,-87,168
解:
-1011010B
-87
168
原码
1,1011010
1,1010111
-
反码
1,0100101
1,0101000
-
补码
1,0100110
1,0101001
-
原码:
最高位为符号位,数值部分是真值的绝对值。
反码:
正数的反码与原码相同;负数的反码符号位不变,数值部分各位取反。
补码:
正数的反码与原码相同;负数的补码符号位不变,数值部分各位取反后再加1。
由于8位有符号的数表示范围:
-128~127,所以168溢出。
4.已知X=-66,Y=99。
设机器字长为8位,用补码运算规则计算X+Y和X-Y。
解:
[X]原=1,1000010[X]补=1,0111110
[Y]原=0,1100011[Y]补=0,1100011[-Y]补=1,0011101
[X+Y]补=凶补+[Y]补=1,0111110+0,1100011=00,0100001
[X-Y]补=凶补+[-Y]补=1,0111110+1,0011101=10,1011011(溢出)
5.已知X=19,Y=35,用布思算法计算XY和X(-Y)。
解:
无符号数乘法的规则:
Q=1:
A<-A+M,然后C,A,Q右移
Q0=0:
C,A,Q直接右移
其中,C为进位标识符;辅助寄存器A的初始值为0;乘积的高n位存放在辅助寄存器A中,乘积的低n大全
实用文档
位存放在寄存器Q中;移位时C标识符用0扩展。
[X]原=010011
[Y]原=100011
XY=010011100011的运算过程和结果:
C
A
Q
M
Q-1~Q1
Q
初值
0
000000
10001
1
010011
①
A<-(A+M
0
010011
10001
1
C,A,Q右移
0
001001
11000
1
②
A<-(A+M
0
011100
11000
1
C,A,Q右移
0
001110
01100
0
③
C,A,Q右移
0
000111
00110
0
④
C,A,Q右移
0
000011
10011
0
⑤
C,A,Q右移
0
000001
11001
1
⑥
A<-(A+M
0
010100
11001
1
C,A,Q右移
0
001010
01100
1
结果为:
001010011001B=665
有符号数乘法的规则:
QQ1=01:
A<-A+M,A,Q,Q-1算术右移
QoQ1=10:
A<-A-M,A,Q,Q-1算术右移
QQ1=00或11:
A,Q,Q-1算术右移
其中,辅助寄存器A,Q-1的初始值为0;乘积的高n位存放在辅助寄存器A中,乘积的低n位存放在寄存器Q中;移位使用算术移位,高位采用符合扩展。
[X]补=0,010011
[-X]补=1,101101
[-Y]补=1,011101
X(-Y)=00100111011101的运算过程和结果:
A
Q
Q1
M
初值
0000000
1011101
0
0010011
①
A<-(A-M)
1101101
1011101
0
A,Q,Q-1右
移
1110110
1101110
1
②
A<-(A+M
0001001
1101110
1
A,Q,Q-1右
移
0000100
1110111
0
③
A<-(A-M)
1110001
1110111
0
A,Q,Q-1右
移
1111000
1111011
1
④
A,Q,Q-1右
移
1111100
0111101
1
⑤
A,Q,Q-1右
1111110
0011110
1
移
⑥
A<-(A+M
0010001
0011110
1
A,Q,Q-1右
移
0001000
1001111
0
⑦
A<-(A-M)
1110101
1001111
0
A,Q,Q-1右
移
1111010
1100111
1
结果为:
11,110101100111B=-665
6.使用IEEE754标准格式表示浮点数:
-5,-1.5,1/16,-6,384,1/32。
解:
最高位表示尾符;后续k位表示阶码,在原数基础上加偏移值2k-1-1;尾数为纯小数表示时,小数点
后面的值。
10
-5=-101B=-1.012
尾符1位
阶码8位
尾数23位
1
10000001
01……
-1.5=-1.1B=-1.120
尾符1位
阶码8位
尾数23位
1
01111111
10……
-4-100
1/16=2=1.02
尾符1位
阶码8位
尾数23位
0
01111011
00……
-6=-110B=-1.1210
尾符1位
阶码8位
尾数23位
1
10000001
10……
384=110000000=1.121000
尾符1位
阶码8位
尾数23位
0
10000111
10……
-5-101
1/32=2=-1.02
尾符1位
阶码8位
尾数23位
1
01111010
00……
111100
7.已知X=-0.1000101*2-,Y=0.0001010*2-。
试计算X+YX-Y,X*Y,X/Y。
解:
对阶操作:
阶差为-100-(-111)=011,将X的尾数右移3位,得X=-0.0001000*2
将X和Y的尾数相加得:
0.0000010
将X和Y的尾数相减得-0.0010010
所以,X-Y=-0.0010010*2-100=-0.1001*2
阶码相加得:
-111+(-111)=-1110
尾数相乘:
.010*********
1110
X*Y=-0.0101011*2-=-0.101011*2
阶码相减得:
-111-(-111)=0
尾数相除:
-0.1000101/0.1010000=-0.1101110
所以,X/Y=-0.110111*20
10.求有效信息位为01101110的汉明码校验码。
解:
海明码C排放在第2,位,数据位依次从低到高的顺序填在剩余的空格里。
其中,H,H5,H7,H9,H11二进
制编码的最低位都包含1,可以确定C1;H3,H6,H7,H10,H11二进制编码的倒数第2位都包含1,可以确定C2;其余类推。
排列位置H
Hl2
H1
Ho
H9
H7
Hs
Hs
H4
H3
H2
Hi
数据位D
D8
D7
D6
D5
D4
D3
D>
Di
海明码C
C4
Q
C2
C1
G=H=f㊉Hs㊉Hz㊉H9㊉H1=0㊉1㊉1㊉0㊉1=1
C2=H2=H=H6二H7二Hw二Hn=0二1二1二1二1=0
G=H=H5㊉H6㊉Hz㊉H2=1㊉1㊉1㊉0=1
C4=Hb=H^®Hw㊉H1㊉Hi2=0㊉1㊉1㊉0=0
汉明码为:
0101
第三章习题
5.解释下列概念:
PROM,EPROM,PROM,FlashMemory,FPGASRAM和DRAM
解:
PROM可编程只读存储器
EPROM可擦除可编程只读存储器
EPROM电可擦除可编程只读存储器
FlashMemory快闪存储器
FPGA现场可编程逻辑阵列
SRAM静态随机存取存储器
DRAM动态随机存取存储器
第四章习题
2•什么是总线仲裁?
常见的总线仲裁方式有哪些?
解:
系统中多个设备或模块可能同时申请对总线的使用权,为避免产生总线冲突,需由总线仲裁机构合理地控制和管理系统中需要占用总线的申请者,在多个申请者同时提出总线请求时,以一定的优先算法仲裁哪个应获得对总线的使用权。
总线判优控制按照仲裁控制机构的设置可分为集中控制和分散控制两种。
其中就集中控制而言,常用的总线仲裁方式有:
菊花链仲裁、二维仲裁、同步通信方式、异步通信方式和半同步
1K4位,2K8位,4K4位,16K1位,4K8位,8K8位
14
解:
由于2=16K,地址线为14位;32位的字宽需要32根数据线。
所以地址线和数据线的总和为46位。
组成16K32位的存储器需要以下芯片:
1K4位的片数:
16K32位=128
位=128
2K8位的片数:
16K32位=32
/2K沢8位
4K4位的片数:
16K32位=32
/4k如位
16K1位的片数:
16K32位=32
/16KX1位3
4K8位的片数:
16K32位=16
/4KX8位=16
8K8位的片数:
16K32位=8
/8K吒位=
5.现有10241的存储芯片,若用它组成容量为16K8的存储器,则
(1)实现该存储器所需的芯片数量多少?
(2)若将这些芯片分装在若干块板上,每块板的容量为4K8,该存储器所需的地址线总数是多少?
几
位用于片选?
几位用作片内地址?
(3)画出各芯片的连接逻辑图。
解:
16K8位4K8位=4,需要2位用于片选,
(1)所需的芯片数:
16K8位1024竹立=128
(2)由于2=16K,地址线为14位;存储器所需的块板数14-2=12位用于片内地址。
(3)
实用文档
主存的页数:
4MB=22,内存地址为22位,剩余的8位。
8
7
2
5
Cache组号
组内页号
页内地址
U
前三位段用于主存页的标记;后三个位段表示Cache的地址。
(2)第一次访问时,100个字都不能命中;由于它们能同时存放在Cache中,以后的7次访问都能命中。
命中率为:
7100/8100=87.5%
(3)设访问Cache的时间为t,则访问主存的时间为6t。
无Cache时,访问的时间为8006t=4800t
有Cache时,访问的时间为1006t+700t=1300t
速度提高的倍数为:
4800t/1300t=3.69
第八章习题
1.有可能涉及出一种12位长的指令格式对下列指令进行编码吗?
其中每一个寄存器需要3位编码。
(1)4条3寄存器指令
(2)255条单寄存器指令
(3)16条0寄存器指令
解:
3条寄存器指令:
可从212-3*3=8种编码中选4种,剩4个编码
单寄存器指令:
可扩展出4*26=256种编码中选255种,剩1个编码
0寄存器指令:
剩下一个编码与3位地址只能扩展出1*23=8种编码
所以,不能设计出一种12位长的指令格式以上指令进行编码。
2•某机指令字长16位,每个操作数的地址为6位,指令分为零地址,一地址,二地址3种格式。
若两
地址指令有K种,零地址指令有L种,则一地址指令最多有几种?
解:
扩展操作码技术:
使操作码的长度随着地址数的减小而增加,不同地址数的指令可以具有不同长度的操作码。
二地址指令:
4位6位
操作码
地址码1
地址码2
一地址指令:
若设计K种二地址指令,还有24-K种可用于扩展。
10位6位
操作码
地址码1
(24-K)26-X可用于扩展为零地址指
可用于扩展(24-K)26种一地址指令,若设计X种一地址指令,还有
令。
零地址指令:
16位
操作码
可设计的零地址指令数为:
((24-K)26-X)26=L
解方程得一地址指令最多有X=(24-K)汉26-「%6"I种。
3.画出先变址再间址及先间址再变址的寻址过程示意图。
4.一台处理机具有如下指令格式:
2位6位3位3位
X
OP
源寄存器
目的寄存器
地址
格式表明有8位通用寄存器(长度16位),X指定寻址模式,主存实际容量为156K字。
(1)假设不用通用寄存器也能直接访问主存中得每一个单元,请问地址码域应分配多少位?
指令字长度应有多少位?
(2)假设X=11,时,指定的那个通过通用寄存器用做基址寄存器,请提出一个硬件设计规则,使得
被指定的通用寄存器能访问1M主存空间的每一个单元。
18
解:
(1)因为256K=2
所以地址码域=18位
因为操作码域op=6位
所以指令长度=18+3+3+6+2=32位
(2)此时指定的通用寄存器用作基址寄存器(16位)
但16位长度不足以覆盖1M字地址空间
所以将通用寄存器左移,4位低位补0形成20位基地址
然后与指令字形式地址相加得有效地址,可访问主存1M地址空间中任何单元
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机组成原理 计算机 组成 原理 课后 习题 问题 详解
![提示](https://static.bdocx.com/images/bang_tan.gif)