编码电路测试与FUT电路设计.docx

编码电路测试与FUT电路设计.docx

《编码电路测试与FUT电路设计.docx》由会员分享，可在线阅读，更多相关《编码电路测试与FUT电路设计.docx（30页珍藏版）》请在冰豆网上搜索。

编码电路测试与FUT电路设计

《专业综合课程设计》任务书

学生姓名：

专业班级：

通信0805

指导教师：

江雪梅工作单位：

信息工程学院

题目:

编码电路测试与FUT电路设计

课程设计目的：

1.通过对THEX-1型综合实验平台的使用，较深入了解通信电路的原理；

2.掌握通信电路的测试方法和设计实验的方法；

3.学习利用EWB仿真设计简单通信系统的方法；

4.练习利用Protel绘制PCB电路的方法；

5.提高正确地撰写论文的基本能力。

课程设计内容和要求

1.电路测试：

测试CVSD1，CVSD2，HMC，CON，CYC，JZ实验电路板。

要求详细分析实验电路的工作原理（说明每个元器件的作用和功能），写出测试项目，并对测试结果作出详细分析；如果电路板不能测出所需要的结果，要分析原因，找出电路板损坏的部位。

2.用EWB做出FUT的仿真电路，并测试各点的波形；要求详细分析电路原理（说明每个元器件的作用和功能），对测试结果作出详细分析。

3.用Protel绘制FSK2的PCB电路。

4.查阅不少于6篇参考文献。

初始条件：

1.THEX-1型综合实验平台及实验指导书；

2.示波器，万用表。

3.EWB和Protel软件。

时间安排：

第18周，安排设计任务；

第19周，完成实验测试和仿真电路的设计与测试；

第20周，完成PCB电路绘制；撰写设计报告，答辩。

指导教师签名：

年月日

系主任（或责任教师）签名：

年月日

目录

1编码电路测试1

1.1CVSD增量调制编码实验CVSD11

1.1.1电路工作原理1

1.1.2测试内容2

1.1.3实验结果及分析2

1.2CVSD增量调制译码实验CVSD24

1.2.1电路工作原理4

1.2.2测试内容6

1.2.3测试结果及分析6

1.3汉明码编码实验HMC7

1.3.1电路工作原理7

1.3.2测试内容8

1.3.3测试结果及分析8

1.4卷积码编码、译码实验CON9

1.4.1电路工作原理9

1.4.2测试内容9

1.4.3测试结果及分析9

1.5循环码编码、译码实验CYC10

1.5.1电路工作原理10

1.5.2测试内容11

1.5.3测试结果及分析12

1.6交织编码实验JZ12

1.6.1电路工作原理12

1.6.2测试内容13

1.6.3测试结果及分析13

2函数信号发生实验FUT15

2.1实验原理15

2.1.1ICL8038管脚功能图16

2.1.2实验电路16

2.2实验仿真17

2.2.1实验仿真电路图17

2.2.2实验仿真内容以及波形图17

3FSK数字频率解调实验PCB制作（FSK2）21

3.1电路原理图（SCH）制作21

3.2电路板PCB制作21

4小结24

5参考文献25

本科生课程设计成绩评定表26

1编码电路测试

1.1CVSD增量调制编码实验CVSD1

1.1.1电路工作原理

众所周知，增量调制是由PCM发展而来的模拟信号数字化的一种编码方式，它是PCM的一种特例，关于PCM编码原理及其实验，已在以后实验中说明。

增量调制编码基本原理是只用一位编码，这一位码不是表示信号抽样值的大小，而是表示抽样幅度的增量极性，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前一个抽样时刻的值是增大还在减小，增大则输出“1”码，减小则输出“0”码。

输出的“1”、“0”只是表示信号相对于前一时刻的增减，不表示信号的绝对值。

所以CVSD亦称ΔM。

增量调制原理图如图1-1所示：

图1-1增量调制编码器电原理图

1.1.2测试内容

在J1输入800Hz，幅度2VP-P音频信号，J4输入32KHz时钟，测量TP1~TP6各点波形，并画出波形。

测量点说明：

TP1：

在J1输入端输入一个300Hz～3.4KHz的正弦波信号，若幅度过大，则被限幅电路限幅成方波了，因此信号波形幅度尽量小一些，即改变外部信号源的幅度大小。

TP2：

增量调制编码电路的本地译码信号输出波形。

其输出波形与TP1相近似，但它的上升斜率和下降斜率不同。

它是由一次积分电路输出波形TP5，再经过二次积分后输出波形到TP2中，因此测量点TP2的波形也称为二次积分波形。

TP3：

增量调制编码电路的数字信号输出波形，工作频率为64KHz或32KHz或16KHz，它由J4来决定。

TP4：

增量调制编码电路的工作时钟输入波形，工作频率为64KHz或32KHz或16KHz，它由J4来决定。

TP5：

一次积分信号输出波形，它再经过二次积分网络后输出二次积分波形到TP2中，因此测量点TP2的波形也称为二次积分波形。

TP6：

一致脉冲信号输出波形，它随输入信号波形的变化而变化。

它也是三连1，三连0的输出波形。

1.1.3实验结果及分析

音频信号通过函数信号发生器FUT模块产生，各点测试波形如下所示：

图1-2TP1处波形

图1-3TP2处波形

图1-4TP3处波形

图1-5TP4处波形

图1-6TP5处波形

图1-7TP6处波形

结果分析：

由测试波形可知，TP1、TP2、TP4、TP5处波形基本上与理论相符，但TP3、TP6处得波形是不正确的，说明电路没有正确编码。

1.2CVSD增量调制译码实验CVSD2

1.2.1电路工作原理

图1-8是电原理框图，图1-9是电原理图。

图1-8电原理框图

图1-9CVSD增量调制译码实验电原理图

实验电路基本工作过程：

由发端送来的编码数据信号通过同轴电缆加至本实验板的J1，把信号送到U1（MC34115）芯片的第13引脚，即接收数据输入端。

本系统因为是译码电路，故送低电平至U1（MC34115）的第15引脚，使模拟输入运算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通，这样，接收数据信码经过数字输入运算放大器整形后送至移位寄存器，后面的工作过程与编码时相同，只是解调信号不再送回第2引脚（ANF端），而是直接送入后面的积分网络中，再通过接收信道低通滤波电路滤去高频量化噪声，然后送出话音信号。

虽然增量调制系统的话音质量不如脉冲编码调制PCM数字系统的音质，但是由于增量调制电路比较简单，能从较低的数码率进行编码，通常为16~32kbit/s，在用于单路数字电话通信时，不需要收发端同步，故增量调制系统仍然广泛应用于数字话音通信系统中，如应用在传输数码率的军事，野外及保密数字电话方面，在军队系统中的数字卫星通信地面站设备中，其终端部分的话音的编码就是应用的这种大规模集成电路MC3417、MC3418的连续可变斜率增量调制方式。

1.2.2测试内容

TP1编码输入波形同CVSD1模块的TP3编码输出波形；

TP4时钟输入波形同CVSD1模块TP4时钟输入的波形；

TP2话音输出波形（解调输出波形）同实验五TP1话音输入的波形；

测试TP2处的波形。

1.2.3测试结果及分析

图1-10TP2处的波形

结果分析：

由于在CVSD1部分没有正确编码，所以在CVSD2部分没有得到正确的结果。

1.3汉明码编码实验HMC

1.3.1电路工作原理

对于码组长度为n、信息码元为k位、监督码元为r＝n－k位的分组码，常记作（n，k）码，如果满足2r－1≥n，则有可能构造出纠正一位或一位以上错误的线性码。

设分组码（n，k）中，k=4，为能纠正一位误码，要求r≥3。

现取r＝3，则n＝k＋r＝7。

我们用a0ala2a3a4a5a6表示这7个码元，用S1、S2、S3表示由三个监督方程式计算得到的校正子，并假设三位S1、S2、S3校正子码组与误码位置的对应关系如表1-1所示。

表1-1（7，4）码校正子与误码位置

S1S2S3

误码位置

S1S2S3

误码位置

001

a0

101

a4

010

a1

110

a5

100

a2

111

a6

011

a3

000

无错

由表可知，当误码位置在a2、a4、a5、a6时，校正子S1＝1；否则S1＝0。

因此有S1＝a6⊕a5⊕a4⊕a2，同理有S2＝a6⊕a5⊕a3⊕a1和S3＝a6⊕a4⊕a3⊕a0。

在编码时a6、a5、a4、a3为信息码元，a2、a1、a0为监督码元，则监督码元可由以下监督方程唯一确定。

即（1-4）

由上面方程可得到表1-2所示的16个许用码组。

在接收端收到每个码组后，计算出S1、S2、S3，如果不全为0，则表示存在错误，可以由表1-4确定错误位置并予以纠正。

例如收到码组为0000011，可算出S1S2S3=011,由表1-4可知在a3上有一误码。

通过观察可以看出，上述（7，4）码的最小码距为dmin＝3，它能纠正一个误码或检测两个误码。

如果超出纠错能力则反而会因“乱纠”出现新的误码。

上述方法构造的能纠正单个误码的线性分组码又称为汉明码。

它具有以下一些特点：

码长n=2m-1，最小码距d0=3，信息码长k=2n-m-1，纠错能力t=1，监督码长r＝n－k＝m。

这里m为≥2的正整数，给定m后，就可构造出汉明码（n，k）。

表1-2（7，4）许用码组

信息位

监督位

信息位

监督位

a6a5a4a3

a2a1a0

a6a5a4a3

a2a1a0

0000

000

1000

111

0001

011

1001

100

0010

101

1010

010

0011

110

1011

001

0100

110

1100

001

0101

101

1101

010

0110

011

1110

100

0111

000

1111

111

1.3.2测试内容

HMC1板上的A3、A4、A5、A6表示信息码

A0、A1、A2表示监督码，发光管亮表示高电平“1”，灭表示低电平“0”。

连接HMC1模块A6――A0和HMC2模块A6――A0

连接HMC2模块B6――B0和HMC3模块B6――B0

例如信码输入0001则可从下表中查出其监督位为011

则HMC1模块的A0――A6和HMC2模块的B0――B6将会显示0001011

HMC3模块的A3――A6将会显示0001代表信码输出，ERROR代表误码。

HMC2模块的S1――S7为误码输入，高电平为误码输入，低电平则无。

汉明码具有纠正一位错码的能力，给其加一位错码时HMC3ERROR指示灯亮表示有一位错码，但译码输出是正确的，如果加两位错码，译码输出则显示乱码。

1.3.3测试结果及分析

测试结果：

1．加入误码S2时，ERROR灯始终不亮；

2．HMC1中A6――A3为0000至1011时，能正确编译码，可以纠正一位错码，但从1100至1111，不论是否加入误码，ERROR灯始终亮，且在误码个数小于2时，HMC3中输出正确。

1.4卷积码编码、译码实验CON

1.4.1电路工作原理

卷积码，亦称连环码，它是一种非分组码，区别于前面的循环码──线性分组码。

分组码编码时，先将输入的信息序列分为长度为k个码元的段，然后按照一定的编码规则（由生成矩阵或监督矩阵所决定），给含k个信息元的段附加上r长的监督元，于是生成n长（n=k+r）的码组。

在编码时，各n长码组是分别编码，各码组之间没有约束关系，因此在译码时各码组是分别独立地进行。

卷积编码则不同于此。

卷积码编码器把k比特信息段编成n比特的码组，但所编的n长码组不仅同当前的K比特信息段有关联，而且还同前面的（N-1）个（N>1，整数）信息段有关联。

人们常称这N个信息段中的码元数目nN为该卷积码的约束长度。

称N为码的约束长度，不同的是nN是以比特为单位的约束长度，而后者是以码组个数为单位的长度。

为方便起见本实验称谓的约束长度是指N。

一般来说，对于卷积码，k和n是较小的整数。

常把卷积码记作（n、k、N）卷积码，它的编码效率为RC=k/n。

（2，1，6）指的是1个码元的信息，2个码元的码组，6个码组的约束长度。

1.4.2测试内容

CDIN/CODE＿OUT1为输入信号，CDOUT/CODE＿OUT2为监督码信号，CODE＿OUT为译码输出波形同CDIN/CODE＿OUT1。

可根据信码输入和译码输出指示灯直接观察，观察经过译码器后，该码的纠错能力。

1．16个选择开关为误码输入，对应的指示灯亮为高表明输入误码，若信道加入1个或2个误码，译码显示电路与信码显示电路一致，则表示该码能纠正2个以下的错误。

2．若信道加入3个或3个以上误码，译码器显示电路与信码显示电路不一致，则表示错误码元已超过该码纠错能力，译码电路将产生乱纠现象。

3．若信道先加入3个或3个以上误码，再将误码数减至2个错误时，请按下CLR复位信号，译码显示电路应与信码显示电路一致。

1.4.3测试结果及分析

实验结果：

由于这部分的实验模块上缺少主要芯片，所以无法测得结果。

1.5循环码编码、译码实验CYC

1.5.1电路工作原理

循环码是一种重要的线性分组码。

它是在严密的代数学理论基础上建立起来的。

这种码的编码和解码设备都不太复杂，且检（纠）错能力较强，目前在理论上和实践上都有了较大的发展。

循环码具有两个特性：

（1）封闭性；

（2）循环性。

1．封闭性

所谓封闭性，是指一种线性码中的任意两个码组之和仍为这种码中的一个码组。

这就是说，若A1和A2是一种线性码中的两个许用码组，则（A1+A2）仍为其中的一个码组。

既然线性码具有封闭性，因而两个码组之间的距离必是另一码组的重量，故码的最小距离即是码的最小重量（除全零码组）。

2．循环性

所谓循环性，是指循环性中任一码组循环一位（将最右端的码元移至左端或反之）以后，仍为该码中的一个码组。

表1-3给出一种（7，3）循环码的全部码组。

由此表可以直观地看出这种码的封闭性和循环性。

表1-3n=7k=3r=4（7，3）

码组编号

信息位

监督位

码组编码

信息位

监督位

a6a5a4

a3a2a1a0

a6a5a4

a3a2a1a0

1

2

3

4

000

001

010

011

0000

0111

1110

1001

5

6

7

8

100

101

110

111

1011

1100

0101

0010

总原理方框图如图1-11所示：

图1-11循环码编译码系统实验框图

循环码的编、译码系统由下列五部分组成：

定时单元、信码发生器及显示部分、编码器、模拟信道部分（包括错码发生器及显示部分）、译码器。

1.5.2测试内容

CDIN为输入信号，例输入信号为000001，如表其对应的监督码为001110011；

CDOUT为输出信号，即信息码加监督码为：

000001001110011；

观察经过译码器后，该码的纠错能力

加入1个或两个错码，译码与信码显示一致。

加入三个或三个以上错码，译码与信码显示不一致。

表1-4CYC编码

6位信息位

9位监督位

6位信息位

9位监督位

6位信息位

9位监督位

000000

000000000

011000

001001110

110000

010011100

000001

001110011

011001

000111101

110001

011101111

000010

011100110

011010

010101000

110010

001111010

000011

010010101

011011

011011011

110011

000001001

000100

111001100

011100

110000010

110100

101010000

000101

110111111

011101

111110001

110101

100100011

000110

100101010

011110

101100100

110110

110110110

000111

101011001

011111

100010111

110111

111000101

001000

111101011

100000

100111001

111000

101110111

001001

110011000

100001

101001010

111001

100000100

001010

100001101

100010

111011111

111010

110010001

001011

101111110

100011

110101100

111011

111100010

001100

000100111

100100

011110101

111100

110111011

001101

001010100

100101

010000110

111101

011001000

001110

011000001

100110

000010011

111110

001011101

001111

010110010

100111

001100000

111111

000101110

010000

110100101

101000

011010010

010001

111010110

101001

010100001

010010

101000011

101010

000110100

010011

100110000

101011

001000111

010100

001101001

101100

100011110

010101

000011010

101101

101101101

010110

010001111

101110

111111000

010111

001111100

101111

110001011

1.5.3测试结果及分析

测试结果：

没有加入误码时，译码与信码显示一致；加入1个或两个错码，译码与信码显示一致；加入三个或三个以上错码，译码与信码显示不一致。

注：

实验模块工作不稳定，再次验证时结果与上述有一些不一致。

1.6交织编码实验JZ

1.6.1电路工作原理

卷积码，亦称连环码，它是一种非分组码，区别于前面的循环码──线性分组码。

分组码编码时，先将输入的信息序列分为长度为k个码元的段，然后按照一定的编码规则（由生成矩阵或监督矩阵所决定），给含k个信息元的段附加上r长的监督元，于是生成n长（n=k+r）的码组。

在编码时，各n长码组是分别编码，各码组之间没有约束关系，因此在译码时各码组是分别独立地进行。

卷积编码则不同于此。

卷积码编码器把k比特信息段编成n比特的码组，但所编的n长码组不仅同当前的K比特信息段有关联，而且还同前面的（N-1）个（N>1，整数）信息段有关联。

人们常称这N个信息段中的码元数目nN为该卷积码的约束长度。

称N为码的约束长度，不同的是nN是以比特为单位的约束长度，而后者是以码组个数为单位的长度。

为方便起见本实验称谓的约束长度是指N。

一般来说，对于卷积码，k和n是较小的整数。

常把卷积码记作（n、k、N）卷积码，它的编码效率为RC=k/n。

（2，1，6）指的是1个码元的信息，2个码元的码组，6个码组的约束长度。

实验原理图如图1-12所示：

图1-12交织编码实验电原理图

1.6.2测试内容

TP12（DIN）为信码输入端，TP10（PN1）、TP11（PN2）为信码输出端；

PN1、PN2：

两路反相的16位串行码组；C为读/写控制信号；

OUT：

交织输出的16位串行码组。

连接TP12（DIN）和TP10（PN1000011110101100）下图为PN码和控制信号C的波形：

图1-13PN码和信号C

则用双踪示波器观测DOUT（1011010101100100）和控制信号C的波形：

图1-14DOUT和信号C

1.6.3测试结果及分析

测试结果：

加上电源后，板子电源处显示灯不亮。

测试波形如下：

图1-15测试PN码和C

C

图1-16测试DOUT和C

由图1-15和图1-16可以看出，测试的PN码和理论不一样，DOUT和信号C虽然有误差但波形大概形状还算可以。

2函数信号发生实验FUT

2.1实验原理

ICL8038是单片集成函数信号发生器，其内部框图如图2-1所示。

它由恒流源I1和I2、电压比较器A和B、触发器、缓冲器和三角波变正弦波电路等组成。

图2-1ICL8038原理框图

外接电容C由两个恒流源充电和放电，电压比较器A、B的阈值分别为电源电压（指UCC＋UEE）的2/3和1/3。

恒流源I1和I2的大小可通过外接电阻调节，但必须I2＞I1。

当触发器的输出为低电平时，恒流源I2断开，恒流源I1给C充电，它的两端电压uC随时间线性上升，当uC达到电源电压的2/3时，电压比较器A的输出电压发生跳变，使触发器输出由低电平变为高电平，恒流源I2接通，由于I2＞I1（设I2＝2I1），恒流源I2将电流2I1加到C上反充电，相当于C由一个净电流I放电，C两端的电压uC又转为直线下降。

当它下降到电源电压的1/3时，电压比较器B的输出电压发生跳变，使触发器的输出由高电平跳变为原来的低电平，恒流源I2断开，I1再给C充电，…如此周而复始，产生振荡。

若调整电路，使I2＝2I1，则触发器输出为方波，经反相缓冲器由管脚⑨输出方波信号。

C上的电压uC，上升与下降时间相等，为三角波，经电压跟随器从管脚③输出三角波信号。

将三角波变成正弦波是经过一个非线性的变换网络（正弦波变换器）而得以实现，在这个非线性网络中，当三角波电位向两端顶点摆动时，网络提供的交流通路阻抗会减小，这样就使三角波的两端变为平滑的正弦波，从管脚②输出。

2.1.1ICL8038管脚功能图

图2－2ICL8038管脚图

2.1.2实验电路

该信号发生器采用了精密波形发生器单片集成电路ICL8038。

该电路能够产生高精度正弦波，方波，三角波，所需外部元件少。

频率可通过外部元件调节。

ICL8038的正弦波形失真＝1%，三角波线性失真＝0.1%，占空比调节范围为2%~98%。

图2-3实验电路图

ICL8038的第10脚外接定时电容，该电容的容值决定了输出波形的频率，电路中的定时电容从C1至C8决定了信号频率的十个倍频程，从500μF开始，依次减小十倍，直到5500pF，频率范围对应为0.05Hz～0.5Hz～5Hz～50Hz～500Hz～5kHz～50kHz～500kHz。

电路中的V1、R7、R8构成缓冲放大器，R9为电位器，用于改变输出波形的幅度。

2.2实验仿真

2.2.1实验仿真电路图

图2-4实验仿真电路图

2.2.2实验仿真内容以及波形图

　1、按图2-4所示的电路图组装电路，取C＝0.01μf，W1、W2、W3、W4均置中间位置。

　2、调整电路，使其处于振荡，产生方波，通过调整电位器W2，使方波的占空比达到50％。

3、保持方波的占空比为50％不变，用示波器观