1电路设计及EMC器件选择.docx
- 文档编号:10306664
- 上传时间:2023-02-10
- 格式:DOCX
- 页数:34
- 大小:325.33KB
1电路设计及EMC器件选择.docx
《1电路设计及EMC器件选择.docx》由会员分享,可在线阅读,更多相关《1电路设计及EMC器件选择.docx(34页珍藏版)》请在冰豆网上搜索。
1电路设计及EMC器件选择
序言
新的一篇连载文章又开始了。
这篇文章给出了在电气/电子/结构设计中实用的电磁兼容技术。
全部内容预计6个月登完。
本文的读者对象为电子产品设计人员,产品范围包括了从电源模块、单板计算机、马达驱动器等零部件到独立的或联网的产品,如计算机、视听设备、仪器等整个范围。
文章中介绍的技术包括:
1.电路设计(数字电路、模拟电路、开关电源、通信设备)和器件选择
2.电缆和连接器
3.滤波器和瞬态干扰抑制
4.屏蔽
5.线路板设计(包括传输线)
6.静电放电、机电设备和电源功率因数校正
由于已经有很多关于以上问题的教科书,因此这篇文章仅将问题提出并介绍最实用技术中的一些关键点,这些内容都是十分重要且实用的。
但我们在这里并不介绍这些技术为什么管用,而仅介绍这些技术是什么,怎样应用。
当然,了解这些技术的原理对于灵活应用这些技术是十分必要的,您可以参考其它教科书和参加我们的培训课程。
返回目录
1.电路设计及EMC器件选择
在新设计及开发项目的开始,正确选择有源与无源器件及完善的电路设计技术,将有利于以最低的成本获得EMC认证,减少产品因屏蔽和滤波所带来的额外的成本、体积和重量。
这些技术也可以提高数字信号的完整性及模拟信号信噪比,可以减少重复使用硬件及软件至少一次,这也将有助于新产品达到其功能技术要求,尽早投入市场。
这些EMC技术应视为公司竟争优势的一部分,有助于使企业获得最大的商业利益。
返回目录
1.1数字器件与EMC电路设计
1.1.1器件的选择
大部分数字IC生产商都至少能生产某一系列辐射较低的器件,同时也能生产几种抗ESD的I/O芯片,有些厂商供应EMC性能良好的VLSI(有些EMC微处理器比普通产品的辐射低40dB);大多数数字电路采用方波信号同步,这将产生高次谐波分量,如图1示。
时钟速率越高,边沿越陡,频率和谐波的发射能力也越高。
因此,在满足产品技术指标的前提下,尽量选择低速时钟。
在HC能用时绝不要使用AC,CMOS4000能行就不要用HC。
要选择集成度高并有EMC特性的集成电路,比如:
*电源及地的引脚较近
*多个电源及地线引脚
*输出电压波动性小
*可控开关速率
*与传输线匹配的I/O电路
*差动信号传输
*地线反射较低
*对ESD及其他干扰现象的抗扰性
*输入电容小
*输出级驱动能力不超过实际应用的要求
*电源瞬态电流低(有时也称穿透电流)
这些参数的最大、最小值应由其生产商一一指明。
由不同厂家生产的具有相同型号及指标的器件可能有显著不同的EMC特性,这一点对于确保陆续生产的产品具有稳定的电磁兼容符合性是很重要的。
高技术集成电路的生产商可以提供详尽的EMC设计说明,比如Intel的奔腾MMX芯片就是这样。
设计人员要了解这些并严格按要求去做。
详尽的EMC设计建议表明:
生产商关心的是用户的真正需求,这在选择器件时是必须考虑的因素。
在早期设计阶段,如果IC的EMC特性不清楚,可以通过一简单功能电路(至少时钟电路要工作)进行各种EMC测试,同时要尽量在高速数据传输状态完成操作。
发射测试可方便地在一标准测试台上进行,将近场磁场探头连接到频谱分析仪(或宽带示波器)上,有些器件明显地比其他一些器件噪声小得多,测试抗扰度时可采用同样的探头,并连到信号发生器的输出端(连续射频或瞬态)。
但如果探头是仪器专配的(不只是简单的短路环或导线),首先要检查其功率承受能力是否满足要求。
测试时近场探头需贴近器件或PCB板,为了定位“关键探测点”和最大化探头方向,应首先在整个区域进行水平及垂直扫描(使探头在各个方向相互垂直),然后在信号最强的区域集中进行扫描。
图1上升/下降时间为1ns的理想60MHz方波的频谱
1.1.2不宜采用IC座
IC座对EMC很不利,建议直接在PCB上焊接表贴芯片,具有较短引线和体积较小的IC芯片则更好,BGA及类似芯片封装的IC在目前是最好的选择。
安装在座(更糟的是,插座本身有电池)上的可编程只读存储器(PROM)的发射及敏感特性经常会使一个本来良好的设计变坏。
因此,应该采用直接焊接到电路板上的表贴可编程储存器。
带有ZIF座和在处理器(能方便升级)上用弹簧安装散热片的母板,需要额外的滤波和屏蔽,即使如此,选择内部引线最短的表贴ZIF座也是有好处的。
1.1.3电路技术
*对输入和按键采用电平检测(而非边沿检测)
*使用前沿速率尽可能慢且平滑的数字信号(不超过失真极限)
*在PCB样板上,允许对信号边沿速度或带宽进行控制(例如,在驱动端使用软铁氧体磁珠或串联电阻)
*降低负载电容,以使靠近输出端的集电极开路驱动器便于上拉,电阻值尽量大
*处理器散热片与芯片之间通过导热材料隔离,并在处理器周围多点射频接地。
*电源的高质量射频旁路(解耦)在每个电源管脚都是重要的。
*高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力
*需要一只高质量的看门狗
*决不能在看门狗或电源监视电路上使用可编程器件
*电源监视电路及看门狗也需适当的电路和软件技术,以使它们可以适应大多数的不测情况,这取决于产品的临界状态
*当逻辑信号沿的上升/下降时间比信号在PCB走线中传输一个来回的时间短时,应采用传输线技术:
a、经验:
信号在每毫米轨线长度中传输一个来回的时间等于36皮秒
b、为了获得最佳EMC特性,对于比a中经验提示短得多的轨线,使用传输线技术
有些数字IC产生高电平辐射,常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。
PCB上的屏蔽成本低,但在需散热和通风良好的器件上并不适用。
时钟电路通常是最主要的发射源,其PCB轨线是最关键的一点,要作好元件的布局,从而使时钟走线最短,同时保证时钟线在PCB的一面但不通过过孔。
当一个时钟必须经过一段长长的路径到达许多负载时,可在负载旁边安装一时钟缓冲器,这样,长轨线(导线)中的电流就小很多了。
这里,相对的失真并非重要。
长轨线中的时钟沿应尽量圆滑,甚至可用正弦波,然后由负载旁的时钟缓冲器加以整形。
1.1.4扩展频谱时钟
所谓的“扩展频谱时钟”是一项能够减小辐射测量值的新技术,但这并非真正减小了瞬时发射功率,因此,对一些快速反应设备仍可能产生同样的干扰。
这种技术对时钟频率进行1%~2%的调制,从而扩散谐波分量,这样在CISPR16或FCC发射测试中的峰值较低。
所测的发射减小量取决于带宽和测试接收机的积分时间常数,因此这有一点投机之嫌,但该项技术已被FCC所接受,并在美国和欧洲广泛应用。
调制度要控制在音频范围内,这样才不会使时钟信号失真,图2是一时钟谐波发射改善的例子。
扩展频谱时钟不能应用于要求严格的时间通信网络中,比如以太网、光纤、FDD、ATM、SONET和ADSL。
绝大多数来自数字电路发射的问题是由于同步时钟信号。
非同步逻辑(比如AMULET微处理器,正由steveFurbe教授领导的课题组在UMIST研制)将大大地降低发射量,同时也可获得真正的扩频效果,而不只是集中在时钟谐波上产生发射。
图2时钟扩频导致的辐射降低
返回目录
1.2模拟器件和电路设计
1.2.1 选择模拟器件
从EMC的角度选择模拟器件不象选择数字器件那样直接,虽然同样希望发射、转换速率、电压波动、输出驱动能力要尽量小,但对大多数有源模拟器件,抗扰度是一个很重要的因素,所以确定明确的EMC订购特征相当困难。
来自不同厂商的同一型号及指标的运算放大器,可以有明显不同的EMC性能,因此确保后续产品性能参数的一致性是十分重要的。
敏感模拟器件的厂商提供EMC或电路设计上的信噪处理技巧或PCB布局,这表明他们关心用户的需求,这有助于用户在购买时权衡利弊。
1.2.2 防止解调问题
大多数模拟设备的抗扰度问题是由射频解调引起的。
运放每个管脚都对射频干扰十分敏感,这与所使用的反馈线路无关(见图3),所有半导体对射频都有解调作用,但在模拟电路上的问题更严重。
即使低速运放也能解调移动电话频率及其以上频率的信号,图4表明了实际产品的测试结果。
为了防止解调,模拟电路处于干扰环境中时需保持线性和稳定,尤其是反馈回路,更需在宽频带范围内处于线性及稳定状态,这就常常需要对容性负载进行缓冲,同时用一个小串联电阻(约为500)和一个大约5PF的积分反馈电容串联。
进行稳定度及线性测试时,在输入端注入小的但上升沿极陡(<1ns)的方波信号(也可以通过电容馈送到输出端和电源端),方波的基频必须在电路预期的频带内,电路输出应用100MHz(至少)的示波器和探针进行过冲击和振铃检查,对音频或仪表电路也应如此,对更高速模拟电路,要选取频带更宽的示波器,同时注意使用探头的技巧。
超过信号高度50%的过冲击表明电路不稳定,对过冲击应予以有效的衰减,信号的任何长久的振铃(超过两个周期)或突发振荡表明其稳定度不好。
以上测试应在输入及输出端均无滤波器的情况下进行,也可以用扫频代替方波,频谱分析仪代替示波器(更易看出共振频率)
图3任何半导体器件都会发生解调,所有引线都敏感
图4运算放大器能够有效地解调射频信号
1.2.3其它模拟电路技术
获得一稳定且线性的电路后,其所有联线可能还需滤波,同一产品中的数字电路部分总会把噪声感应到内部连线上,外部连线则承受外界的电磁环境的骚扰。
滤波器将在后面介绍。
决不要试图采用有源电路来滤波和抑制射频带宽以达到EMC要求,只能使用无源滤波器(最好是RC型)。
在运放电路中,只有在其开环增益远大于闭环增益时的频率范围内,积分反馈法才有效,但在更高频率,它不能控制频率响应。
应避免采用输入、输出阻抗高的电路,比较器必须具有迟滞特性(正反馈),以防止因为噪声和干扰而使输出产生误动作,还可防止靠近切换点处的振荡。
不要使用比实际需要快得多的输出转换比较器,保持dv/dt在较低状态。
对高频模拟信号(例如射频信号),传输线技术是必需的,取决于其长度和通信的最高频率,甚至对低频信号,如果对内部联接用传输线技术,其抗扰度也将有所改善。
有些模拟集成电路内的电路对高场强极为敏感,这时可用小金属壳将其屏蔽起来(如果散热允许),并将屏蔽盒焊接到PCB地线面上。
与数字电路相同,模拟器件也需要为电源提供高质量的射频旁路(去耦),但同时也需低频电源旁路,因为模拟器件的电源噪声抑制率(PSRR)对1kHz以上频率是很微弱的,对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或LC滤波都是必要的,这些电源滤波器转折频率和过渡带斜率应补偿器件PSRR的转折频率和斜率,以在所关心的频带内获得期望的PSRR。
一般的EMC设计指南中都很少涉及射频设计,这是因为射频设计者一般都很熟悉大多数连续的EMC现象,然而需要注意的是,本振和IF频率一般都有较大的泄漏,所以需要着重屏蔽和滤波。
1.3开关电源设计
开关电源的特征就是产生强电磁噪声,若不加严格控制,将产生极大的干扰。
下面介绍的技术有助于降低开关电源噪声,能用于高灵敏度的模拟电路。
1.3.1 电路和器件的选择
一个关键点是保持dv/dt和di/dt在较低水平,有许多电路通过减小dv/dt和/或di/dt来减小辐射,这也减轻了对开关管的压力,这些电路包括ZVS(零电压开关)、ZCS(零电流开关)、共振模式.(ZCS的一种)、SEPIC(单端初级电感转换器)、CK(一套磁结构,以其发明者命名)等。
减小开关时间并非一定就能引起效率的提高,因为磁性元件的RF振荡需要强损耗的缓冲,最终可以观察到不断减弱的回程。
使用软开关技术,虽然会稍微降低效率,但在节省成本和滤波/屏蔽所占用空间方面有更大的好处。
1.3.2 阻尼
为了保护开关管免受由于寄生参数等因素引起的振荡尖峰电压的冲击常需要阻尼,如图5示。
阻尼器连到有问题的线圈上,这也可以减小发射。
阻尼器有多种类型:
从EMC角度看,RC阻尼器通常在EMC上是最好的,但比其他的发热多一些。
权衡各方面的利弊,在缓冲器中应谨慎使用感性电阻。
图5 开关电源电路中需要阻尼
1.3.3 散热器
散热器与集电极或TO247功率器件的漏极之间有50pF的电容,因此可以产生很强的发射。
仅仅直接地把散热片连到机壳,这只是把噪声引向大地,很可能不能减小总体发射水平。
较好的做法是:
把它们连到一恰当的电路结点——一次整流输出端,但要注意安全要求。
具有屏蔽作用的绝缘隔离片可以连接到开关管上,把它们屏蔽内层接至一次整流端,散热片要么悬浮要么连到机壳。
散热片也可以通过电容连到有危险电压的线上,电容的引线和PCB轨线构成的电感可能会与电容“谐振”,这可对解决某些特殊频率上的问题特别有效。
应该在样机上多次试验,最终找到散热片的最佳安装方法。
1.3.4 整流器件
用于一次电源上的整流器和二次整流器,因为其反向电流,可以引起大量的噪声,最好使用快速软开关型号的器件,如图6示。
图6快恢复软开关整流器的改进
1.3.5 磁性元件有关问题及解决方案
特别需注意的是电感和变压器的磁路要闭合。
例如,用环形或无缝磁芯,环形铁粉芯适合于存储磁能的场合,若在磁环上开缝,则需一个完全短路环来减小寄生泄漏磁场。
初级开关噪声会通过隔离变压器的线圈匝间电容注入到次级,在次级产生共模噪声,这些噪声电流难以滤除,而且由于流过路径较长,便会产生发射现象。
一种很有效的技术是将次级地用小电容连接到初级电源线上,从而为这些共模电流提供一条返回路径,但要注意安全,千万别超出安全标准标明的总的泄漏地电流,这个电容也有助于次级滤波器更好的工作。
线圈匝间屏蔽(隔离变压器内)可以更有效地抑制次级上感应的初级开关噪声。
虽然也曾有过五层以上的屏蔽,但三层屏蔽更常见。
靠近初级线圈的屏蔽通常连到一次电源线上,靠近次级线圈的屏蔽经常连到公共输出地(若有的话),中间屏蔽体一般连到机壳。
在样机阶段最好反复实验以找到线圈匝间屏蔽的最好的连接方式。
以上两项技术也能减小输入端上感应的次级开关噪声。
适当大小的输出电感可以将次级交流波形变成半正弦波(图7上半部分),因此可以显著地减小变压器绕组间噪声(直流纹波和噪声)。
但这仍将在波形不连续处产生噪声骚扰,比较好的方法采用适当大小的两边绕线的磁性元件,如图7下半部分所示,这里的黑点标志绕线的始端(一般惯例),这样便可在次级得到无噪声的完整正弦波,还能改善直流纹波和噪声,同时也能减小发射。
图7用输出电感改善输出噪声
1.3.6 时钟扩频
与数字时钟扩频相似的一项技术,防止发射集中在几个窄带频点,这在开关电源中同样有效,扩频范围经常比1%或2%大很多,有些大功率电源生产商几乎采用白噪声。
1.4信号通信器件及电路设计
1.4.1 最好使用非金属导线通信
金属电缆通信有许多EMC问题。
从EMC方面考虑,最佳通信方式是红外线(如IRDA)或光纤,只要发射机噪声不是很大且接收机有一定的抗扰性(目前金属外壳屏蔽的种类很多)就不会发生问题。
使用不含金属的光纤时,经常可以直接将光纤穿过屏蔽体连接到内部PCB板或电路模块上,而不会破坏屏蔽体的屏蔽效能;然而,金属电缆则必须在穿过屏蔽体的地方进行滤波和/或屏蔽搭接。
1.4.2 金属导线通信技术
单端信号通信技术在发射和抗扰度方面的EMC性能都很差,因此仅限于在低频、低数据传输率和短距离场合应用。
只要保持PCB所有轨线下的地线面的完整性,同时不通过任何连接器或电缆,这种通信方式就不会有不良影响。
因此单一PCB产品往往是成本最低的。
为了获取优质完整信号和EMC特性,高频或远程(有时甚至在线路板上)信号需用平衡信号来发送和接收,这将在本节着重讨论。
图8是一个优劣对比的例子,该实例中传感器输出的毫伏级信号通过电缆连接到一个放大器上。
在第一种连接中,将电缆屏蔽层和零电压点连接起来是不好的,这里使用的“小辫”连接方式也不好,另外电缆屏蔽层仅一端接地同样是不可取的。
在宽阔或工业场地中,当电缆屏蔽层两端接地时,会有电缆屏蔽层发热的问题,要解决这个问题应采用在平行地导体(PEC)上铺设通信电缆以使两端等电位的方法,而不能采用将屏蔽层一端悬浮起来的方法来解决。
这个PEC可以是接地网状的金属件、电缆管或专门为此目的而铺设的较粗的标准电缆。
对电缆铺设方面的EMC技术的进一步讨论超出了本节范围,但IEC61000-5-2是很有用的参考资料。
图8 通信中的正确与错误连接
对于低频信号(1MHz以下)通信中,出于抗扰度的考虑,采用较高电压是有好处的,但对于10MHz以上的频率,这将引起较强发射,因此应采用较低的电压(例如用于ECL和LVD芯片的电压)。
传输线技术对高速模拟或数字信号是必要的,这取决于连接线长度和通信的最高频率(见第5章)。
即使是低频信号,在其内部连接采用传输线技术,也将使其抗扰度大大提高。
平衡驱动/接收电路在减少发射和改善抗扰度上更为有效,RS485是平衡通信的一个例子。
最重要的一点是在整个频率范围内达到良好的平衡输入/输出。
使用平衡输入/输出接收/驱动芯片是最基本的方法,但也可用隔离变压器,这还可增加共模抗扰度。
为获得最佳的发射和抗扰度性能,采用平衡结构的双绞线或屏蔽双绞电缆是必要的。
双绞线中的微小差异(即使是标识绝缘材料的颜料的介电常数)也是相当重要的。
平衡是非常重要的,因此在高性能电路中,即使PCB布局本身也要处于物理平衡(镜像)状态,同时务必将平衡线布置在线路板的同一层。
平衡所获得的效果用共模抑制比(CMPR)来度量。
当用变压器获得电隔离时,其绕组间电容限制了高频时的CMRR。
为了在所关心的整个频带内获得连续的良好共模抑制性能,要串联一个共模扼流圈。
共模扼流圈一定要贴近电缆或连接器。
即使采用平衡输入/输出芯片,其CMRR在较高频率也会降低,因此也需要共模扼流圈。
图9说明了这两个例子,这两种方法对任意速率或频带的数字及模拟通信都能改善发射和抗扰度。
图10表明如何选择变压器及共模扼流圈,以使所关心的整个频带都具有良好的CMPR。
图9性能良好的高速电路实例
图10选择磁性器件使全频段内有较高的CMRR
对于专业的音频通信网络,信号频率延伸到20Hz或更低,因此隔离变压器需要做得很大,其绕组间巨大的寄生电容使CMPR在1MHz以就下降至0,因此需要更大的共模扼流圈,以保证在100kHz以下的仍有一定的CMRR。
很难找到一个在整个频段内都能提供理想的CMPR的共模扼流圈,因此要解决整个频段内的共模抑制问题可能需要将两个以上的共模扼流圈串联起来。
当使用同轴电缆而不用双绞线或屏蔽双绞线时,若EMC和信号完整性受到破坏,图11中所使用的技术将有助于获得最大的改善。
图11一些性能较低的通信电路
很多通信仍是低频或低速率的,其信号并非很容易引起发射或受到干扰(例如,进出8位模数转换器的模拟信号就没有12位转换器敏感,事实上16位和更高位的转换器会更敏感)这样的信号经常在多芯电缆中以单根导线传送以节省成本,如图12示(RS232应用的一个例子)。
这里一根电缆有N股芯线,最好在电缆每一端通过有N个绕组的共模扼流圈连到电路上,图12表明了一8芯电缆上使用的7绕组共模扼流圈,因为一根芯线按RS232标准连到机壳地。
RS232仅适于短程通信,因为其单端信号在以发射方式辐射能量时,其完整性很快受损。
因此,尽管图12(图11底部电路也如是)看似很简单,但单端信号的使用需要注意共模抑制和/或电缆和/或连接器的质量,(电缆、连接器种类和质量在第二章讨论)。
使用具有很慢输出沿的驱动信号可大大降低发射程度,另外,标准驱动电路可经过滤波来减少其高频分量。
图12低速率数据电路的例子(这是RS232)
1.4.3 光隔离器
光隔离器对数字信号来说是一项常用的技术,但典型光耦的输入/输出电容大约为1pF,这在10MHz以上的频率范围内阻抗很低,通过与电路阻抗相配合,便破坏了电缆中信号的平衡。
如前所述,选择合适的共模扼流圈将恢复高频时的平衡,解决在进行快速前沿信号通信时具有的发射或抗扰度问题,图13是在高速光隔离连接中的一个成功例子。
图13高速率光耦
许多低速数据信号中使用光耦,并且经常采用同轴或多芯电缆,多芯电缆中的每一根导线传输一路信号,并有一根公共回流线。
这些实例中,只要在接到光耦的每根信号线上串联一个铁氧体磁环就能有效地控制高频干扰。
现在,模拟信号也能通过光耦进行隔离,线性度可达0.1%(例如,用IL300等器件)。
1.4.4 外部I/O保护
外部I/O电缆完全暴露在电磁环境中。
对给定的信号和半导体器件来说,以上各图中EMC性能较好的电路仅需要较少的滤波或保护措施。
所有上述的通信电路都可能需要额外的滤波以满足电磁兼容要求。
对于ESD、瞬态和浪涌现象,如果图9、图11、.图13各图中的上半部分电路中的隔离变压器或光耦能经受住所施加的电压,则能够提供较好的保护。
射频滤波也能对ESD或快速瞬变脉冲提供一定程度的保护作用。
以上无隔离变压器或光耦的电路几乎均需用二极管或瞬态抑制器进行过压保护,但在低速数据流或低频时采取有力的滤波措施也能解决问题。
对于控制信号,可在紧靠连接器的地方串联10K或100K电阻,然后用100nF或10nF的电容接到PCB地线面上,这样对几乎所有电磁干扰都会产生很好的屏障作用,不过这样会使逻辑状态的翻转变得迟缓。
数字通信通常需遵循完善的数字协议,以防止数据冲突,因为保护装置只是阻止对半导体器件的物理损坏。
在样机电路板上预留布置额外保护性器件的地方,同时要及早测试,以弄清其必要性。
1.4.5“无地”和“浮地”通信
电隔离的另一说法是“无地”和“浮地”,但这些术语常被误解或误用。
以上采用隔离变压器或光耦的电路都是“无地”和“浮地”的极好例子,因为在没有电流从通信设备经0V或机壳在TX和RX间流动。
即使电缆屏蔽层两端被连接到机壳上,也是这样。
事实上,泄漏电流会流过寄生电容,在CMRR很小时这个电流可意外地达到很大的值。
术语“无地”和“浮地”有时也用于电平衡输入或输出,如图9的下半部分电路。
尽管CMRR特性较好的电路仍会通过0V或机壳产生低的泄漏,但这种电路并没有进行电隔离,对浪涌更脆弱。
电平衡电路也因两导线中某一条不经意接地时产生不稳定现象而引起注意。
需要注意的是,实际的隔离效果受到给两边设备供电的电源本身隔离效果的限制。
决不能试图通过去掉任意一个设备的保护地来获得“无地",这样将导致严重人身伤害后果,同时也与必须遵循的几条标准相抵触。
若存在“地环路”问题,可用适当的电路和安装技术(比如PEC),但千万别牺牲安全性。
最好避免象“无地”和“浮地”之类的术语,代之以简单电路术语陈述实际所需或想要表示的意思。
屏蔽层不能两端端接的情况:
在一些场合,明确规定不能通过电缆屏蔽层或其他导体连到设备地,有关设备依然连到电源系统地,但接地系统用特殊方式进行控制。
这不利于用低成本获得EMC,屏蔽层仅一端连接将使电路及其导体的平衡更加重要,这对一个给定信号来说,想达到预期的发射及抗扰度特性更困难,而且费用更昂贵。
就安全性而言,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电路设计 EMC 器件 选择