数电复习题.docx
- 文档编号:10161510
- 上传时间:2023-02-08
- 格式:DOCX
- 页数:28
- 大小:278.61KB
数电复习题.docx
《数电复习题.docx》由会员分享,可在线阅读,更多相关《数电复习题.docx(28页珍藏版)》请在冰豆网上搜索。
数电复习题
一、填空题请在每小题的空格中填上正确答案。
错填、不填均无分。
(一)
1.基本的逻辑门电路有 , , 。
2.基本逻辑运算有________、或、非3种。
3.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
4.十进制数72用二进制表示为 ,用时8421BCD码表示为 。
二进制数111101用十进制表示为
5.数制转换:
(8F)16=(143)10=(10001111)2=(217)8。
(3EC)H=(1004)D,(2003)D=(11111010011)B=(3723)O。
6.有一数码10010011,作为自然二进制数时,它相当于十进制数147,作为8421BCD码时,它相当于十进制数93。
7、(35.75)10=()2=()8421BCD。
8.(39)10=()2;(10001)2=()10
9.在8421BCD码中,用位二进制数表示一位十进制数。
10.在逻辑运算中,1+1=;十进制运算中1+1=;二进制运算中1+1=。
11.逻辑关系有五种表示方法,其中四种是、、、。
12、表示逻辑函数功能的常用方法有_________、_________卡诺图等。
13.逻辑函数有四种表示方法,它们分别是()、()、()和()。
14.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
15.将2004个“1”异或起来得到的结果是()。
(二)
1.反相器若输入低电平,则三极管处于 状态,输出为 电平。
2.TTL门电路中,输出端能并联使用的有________和三态门。
3.在TTL门电路的一个输入端与地之间接一个10K电阻,则相当于在该输入端输入高电平;
4.TTL与非门多余未用的输入端的处理方法通常有 , , , 。
5、COM逻辑门是极型门电路,而TTL逻辑门是极型门电路。
6、与TTL电路相比,COM电路具有功耗、结构更为、便于集成等优点。
7.在CMOS门电路的输入端与电源之间接一个1K电阻,相当于在该输入端输入高电平。
8.TTL电路的电源电压为5V,CMOS电路的电源电压为3—18V。
9、OC门的输出端可并联使用,实现________功能;三态门可用来实现______________。
10.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是()电路和()电路。
11.可以“线与”的门电路是。
12.三态门输出的三态为、、。
13、为使F=A,则B应为何值(高电平或低电平)?
14、指出图中各TTL门电路的输出是什么状态(高电平、低电平、高阻)?
15、指出图中各CMOS门电路的输出是什么状态?
(三)
1.函数Y=AB+AC的最小项表达式为________。
2.已知某函数
,该函数的反函数
=
3.如果对键盘上108个符号进行二进制编码,则至少要7位二进制数码。
4、逻辑函数的化简方法有_________和____________。
5.写出函数Z=ABC+BCD的对偶式Z’= 反函数Z=
(四)
1.组合电路的特点是。
2、组合电路由________________构成,它的输出只取决于_________________而与原状态无关。
3、不仅考虑两个____________相加,而且还考虑来自__________相加的运算电路,称为全加器。
4、译码器,输入的是___________输出的是___________。
5、一个4选1的数据选择器,应具有_____个地址输入端______个数据输入端。
6.8-3线编码器有个输入端,有个输出端,某一时刻只能有个输入端为有效电平。
7.74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=110时,输出
应为10111111。
8.欲使译码器74LS138完成数据分配的功能,其使能端STA接输入数据D,而
应接,
应接.
8、译码器,输入的是_二进制码_输出的是_二进制码对应的信息_。
9.试列举三种常用的组合电路:
、、。
9、一个4选1的数据选择器,应具有_两_个地址输入端,_四_个数据输入端。
12、移位寄存器不但可_实现数据的寄存_,而且还能对数据进行_串行移位_。
10.3线-8线译码器74LS138处于译码状态时,当输入A2A1A0=001时,输出
=________。
11.能够将1个输入数据,根据需要传送到n个输出端的任何一个输出端的电路叫________。
12.共阴LED数码管应与输出电平有效的译码器匹配,而共阳LED数码管应与输出电平有效的译码器匹配。
(五)
1、通常将具有两种不同稳定状态,且能在外信号作用下在两种状态间转换的电路称为触发器
2、对于基本RS触发器,当Q=1、
=0时称触发器处于状态,当Q=0、
=1时称触发器处于状态。
3、JK触发器的特征方程。
4、D触发器的特征方程。
5.对于T触发器,当T=________时,触发器处于保持状态。
(六)
1、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。
2、数字电路按照是否有记忆功能通常可分为两类:
、。
3、时序逻辑电路的输出不仅和_________有关,而且还与_____________有关。
4、移位寄存器不但可_________,而且还能对数据进行_________。
5、计数器按计数增减趋势分,有、和计数器。
6、计数器按触发器的反转顺序分,有和计数器。
7、一个五进制计数器也是一个分频器
(七)
1.半导体存储器主要分成两大类:
、 。
2、存储器的容量用和乘积表示。
3、只读存储器是用来存放固定不变的进制数码,在正常工作时,只能存储代码,而不能存储代码。
当失去电源后,其信息代码不会。
4、随机存取存储器中的信息代码随时可按指定地址进行或,但失去电源后,所存储的代码将会全部。
5.一个10位地址码、8位输出的ROM,其存储容量为8K或213。
6.将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有11根地址线,有16根数据读出线。
7.已知Intel2114是1K*4位的RAM集成电路芯片,它有地址线()条,数据线()条。
(八)
1、555定时器的最基本的应用有、和三种电路。
2.施密特触发器有()个稳定状态.,多谐振荡器有()个稳定状态。
3.单稳态触发器常用的用途有:
、 。
(九)
1、数/模转换器是将进制数字量转化成信号输出。
2、R-2R倒T形电阻网络的D/A转换器,其电阻网络中各节点对地的等效电阻为。
3、A/D转换器对模拟信号进行的四个过程为、、和。
4.模/数转换器(ADC)两个最重要的指标是转换精度和________。
二、单项选择题(本大题共15小题,每小题2分,共30分)
在每小题列出的选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。
错选、多选或未选均无分。
(一)
1、一个有四个班级委员,如果开班委会,必须这四个班委委员全部同意才能召开,其逻辑关系属于()逻辑
A.与B.或C.非
2、正逻辑与门相当于负逻辑()。
A.与门B.或门C.非门
3.对100个信息进行二进制编码,则至少需要( )
A.8位 B.7位
C.9位 D.6位
4、是8421BCD码的是()。
A、1010B、0101C、1100D、1101
5.(D8)16的8421BCD码之值为()。
A.001000010110B.208
C.216D.11011000
6、下列四个数中,最大的数是(B)
A、(AF)16B、(001010000010)8421BCD
C、(10100000)2D、(198)10
7.逻辑函数的表示方法中具有唯一性的是。
A.真值表B.表达式C.逻辑图D.卡诺图
8.下列各组数中,是8进制的是( )
A.27452 B.63957
C.47EF8 D.37481
9、正逻辑是指()。
A高电平用1表示,低电平用0表示。
B高电平用0表示,低电平用1表示。
C高电平、低电平均用1表示或用0表示。
(二)
1.将TTL与非门作非门使用,则多余输入端应做________处理。
( )
A.全部接高电平 B.部分接高电平,部分接地
C.全部接地 D.部分接地,部分悬空
2.CMOS数字集成电路与TTL数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽
3.一只四输入端或非门,使其输出为1的输入变量取值组合有________种。
( )
A.15 B.8
C.7 D.1
4.将TTL与非门作非门使用,则多余输入端应做________处理。
( )
A.全部接高电平 B.部分接高电平,部分接地
C.全部接地 D.部分接地,部分悬空
5、TTL与非门的电源电压值和输出电压的高、低电平值依次为()。
A5V、3.6V、0.3VB10V、3.6V、0.3VC5V、1.4V、0.3V
6、采用OC门(集电极开路门)主要解决了()。
ATTL与非门不能相“与”的问题BTTL与非门不能“线与”的问题CTTL与非门不能相“或”的问题
7、二输入端的或非门,其输入端为A、B,输出端为Y,则其表达式Y=()。
A、ABB、
C、
D、A+B
8、比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是()。
A、F=ABB、
C、
D、F=A⊙B
9、下列关于异或运算的式子中,不正确的是(B)
A、A
A=0B、
C、A
0=AD、A
1=
10、下列门电路属于双极型的是(A)
A、OC门B、PMOS
C、NMOSD、CMOS
(三)
1、和逻辑式
相等的是()。
A、ABCB、1+BCC、AD、
2、若逻辑表达式
,则下列表达式中与F相同的是()。
A
B
C
3、若一个逻辑函数有三个变量组成,则最小项的个数共有()。
A3B4C8
4、一直逻辑函数
,则它的“与非—与非”表达式为()。
A
B
C
5、已知函数F=A+B,则它的反函数表达式为()。
A
B
C
6、在一个四变量逻辑函数中,为最小项的是()。
A.AAC
B.AB
C.
D.
7、逻辑函数F(A,B,C)=AB+BC+
的最小项标准式为()。
A、F(A,B,C)=∑m(0,2,4)B、F(A,B,C)=∑m(1,5,6,7)
C、F(A,B,C)=∑m(0,2,3,4)D、F(A,B,C)=∑m(3,4,6,7)
8.函数
的反函数之最简或与式是()。
A.
B.
C.
D.
9.函数F=AB+BC,使F=1的输入ABC组合为( )
A.ABC=000 B.ABC=010
C.ABC=101 D.ABC=110
(四)
1、组合逻辑电路的输出取决于()。
A当时的输入信号B原来的输出信号C当时的输入信号和原来的输出信号
2、组合逻辑电路的分析是指()。
A已知逻辑图,求解逻辑表达式的过程B已知真值表,求解逻辑功能的过程C已知逻辑图,求解逻辑功能的过程
3、组合逻辑电路的设计是指()。
A已知逻辑要求,求解逻辑表达式并画逻辑图的过程B已知逻辑要求,列真值表的过程C已知逻辑图,求解逻辑功能的过程
4、在编码器和译码器中,输出是二进制代码的电路是()
A编码器B译码器C编码器和译码器
5、七段数码显示译码器电路的输出端的个数为()。
A8个B7个C16个
6、全加器是指()。
A两个同位的二进制数相加B不带进位的两个同位的二进制数相加C两个同位的二进制数及来自低位的进位三者相加
7、四选一选择器的输出表达式
。
若用该数据选择器实现
,则D0D1D2D3的取值为()。
AD0=D1=1D2=D3=0BD0=D3=0D1=D2=1CD0=D1=D2=D3=1
8、组合电路()。
A可能出现竞争冒险B一定出现竞争冒险C在输入信号状态改变时可能出现竞争冒险
9、欲对全班43个学生以二进制代码编码表示,最少需要二进制码的位数是()。
A、5B、6C、8D、43
10、设某函数的表达式F=A+B,若用四选一数据选择器来设计,则数据端D0D1D2D3的状态是()。
(设A为高位)
A、0111B、1000C、1010D、0101
11、欲实现一个三变量组合逻辑函数,应选用的电路芯片是()。
A.编码器B.数据比较器C.数据选择器
12.下列电路中,不属于组合逻辑电路的是( )
A.译码器 B.全加器
C.寄存器 D.编码器
(五)
1、由与非门构成的基本RS触发器,当
时,则有()。
A.Q=1B.Q=0C.
2、由或非门构成的基本RS触发器,当R=1,S=0时,则有()。
A.Q=0B.Q=1C.
3、D触发器的特性方程是()。
A
B
C
4、JK触发器的特性方程是()。
A
B
C
5、仅具有“置0”“置1”功能的触发器是()。
AJK触发器BD触发器CRS触发器
6、仅具有“保持”“翻转”功能的触发器是()。
AJK触发器BT触发器CD触发器
7、仅具有“翻转”功能的触发器是()。
AJK触发器BT’触发器CD触发器
8、具有“保持”“置0”“置1”“翻转”功能的触发器是()。
AJK触发器BT触发器CD触发器
9、正边沿D触发器,在时钟脉冲CP正边沿到来前D=1,而CP正边沿后D变为0,则CP正边沿后触发器的状态为()。
A.Q=0B.Q=1C.
10.欲使边沿D触发器变成T触发器,则只要使()。
A.T=1B.D=
C.D=T
D.T=0
11、对于钟控RS触发器,若要求其输出“0”状态不变,则输入的RS信号应为(A)
A、RS=X0B、RS=0X
C、RS=X1D、RS=1X
12.存在一次变化问题的触发器是( )
A.基本RS触发器 B.D锁存器
C.主从JK触发器 D.边沿JK触发器
13、一个T触发器,在T=1时,加上时钟脉冲,则触发器()。
A、保持原态B、置0C、置1D、翻转
14.4个维持阻塞D触发器,可以存储 位二进制数
(a)4 (b)8 (c)16
15.下列触发器中,没有约束条件的是。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器
(六)
1、构成时序逻辑电路的单元电路是()。
A门电路B触发器C门电路和触发器
2.同步时序电路和异步时序电路比较,其差异在于后者。
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
3、通常寄存器应具有的功能为()。
A存数和取数B清零和置数C两者皆有
4、通常计数器应具有的功能为()。
A存数和取数B清零、置数、累计CP的个数C两者皆有
5、在移位寄存器中采用并行输出比串行输出()。
A、快B、慢C、一样快D、不确定
6、用触发器设计一个24进制的计数器,至少需要()个触发器。
A、3B、4C、6D、5
7.现欲将一个数据串延时4个CP的时间,则最简单的办法采用()。
A.一个单稳触发器B.4位移位寄存器
C.模4计数器D.一个多谐振荡器
8.一个4位的二进制加计数器,由0000状态开始,经过25个时钟脉冲后,此计数器的状态为( )
A.1100 B.1000
C.1001 D.1010
9.想将一组并行输入的数据转换成串行输出,可选用的电路为:
(a)移位寄存器(b)计数器 (c)数据比较器
(七)
1.一个5位地址码、8位输出的ROM,其存储单元的个数( )
A.48 B.64
C.40 D.256
2、信息可随时写入或读出,断电后信息立即全部消失的存储器是()。
AROMBRAMCPROM
3、只能读出不能写入,但信息科永久保存的存储器是()。
AROMBRAMCEPROM
4、有6条地址线和8条数据线的存储器的存储容量是()。
A26×8B6×8C68×1
5.PAL是一种________的可编程逻辑器件。
( )
A.与阵列可编程、或阵列固定 B.与阵列固定、或阵列可编程
C.与、或阵列固定 D.与、或阵列都可编程
(八)
1、555定时器的输出状态有()。
A高祖状态B0和1状态C二者皆有
2、多谐振荡电路能产生()。
A单一频率的正弦波B矩形波C两者皆有
3、555定时器构成的多谐振荡电路输出波形的占空比的大小取决于()。
A充放电电阻R1和R2B定时电容CC前两者
4、555定时器构成的多谐振荡电路的输出脉冲频率f的适用范围一般是()。
A0.1~300kHzB10-6~10-2HzC106~109Hz
5、石英晶体构成的多谐振荡电路的振荡频率f取决于()。
A石英晶体固有振荡频率B耦合电容C两者共同
6.能起定时作用的电路是( )
A.施密特触发器 B.单稳态触发器
C.多谐振荡器 D.译码器
(九)
1、DAC的转换精度决定于()。
A分辨率B转换误差C分辨率和转换误差
2、n位DAC的分辨率可表示为()。
A
B
C
3、ADC0809输出的是()。
A8位二进制码B10位二进制码C3位8421BCD码
4.一个四位二进制数1000B输入到D/A转换器后,输出为8V,0000B输入时输出为0V,则0100B输入时输出电压为()。
A5V B8V C4V
5.某8位D/A转换器当输入全为1时,输出电压为5.1V,当输入D=(00000010)2时,输出电压为( )
A.0.02V B.0.04V
C.0.08V D.都不是
三、判断题
()1.逻辑变量的取值,1比0大。
()2.三态门的三种状态分别为:
高电平、低电平、不高不低的电压。
()3.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。
()4.因为逻辑式A+(A+B)=B+(A+B)是成立的,所以等式两边同时减去(A+B),得A=B也是成立的。
()5.因为逻辑式A+AB=A,所以B=1;又因A+AB=A,若两边同时减去A,则得AB=0。
()6.BCD码是用四位二进制码来表示每一位十进制数的二-十进制码。
()7.普通TTL与非门的输出端允许直接相连,实现线与。
&
()8.图示所示电路的输出
()9.图示所示电路的输出
&
≥1
()10.图示所示电路的输出
()11.时序逻辑电路的输出状态与前一刻电路的输出状态有关,还与电路当前的输入变量组合有关。
()12.同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
()13.利用反馈归零法获得N进制计数器时,若为异步置零方式,则清零的状态只是短暂的过渡状态,不能稳定而是立刻变为0状态。
()14.555集成定时器在正常工作时,应该将外部复位端
接高电平。
()15.RAM掉电后数据易丢失,而ROM掉电后仍能保持数据。
()16.D/A转换器的位数越多,能够分辨的最小输出电压变化量就越小。
四、化简(每题5分,共10分)
1、用代数法化简下式为最简与或式。
1)
2)
=B
3)
=
4)
=1
2、用卡诺图化简下式为最简与或式。
1.Y(A,B,C,D)=∑m(0,2,4,5,6,8,9)+∑d(10,11,12,13,14,15)
2.
;Y1=
3.
,约束条件AB+BC=0;Y2=
4.
.=
5.Y(A,B,C,D)=∑(m3,m5,m6,m7,m10)
给定约束条件为m0+m1+m2+m4+m8=0
五、分析设计题
1.下图所示电路的逻辑功能。
2、写出SI、CO的表达式,分析其功能。
(4分)
3、请根据题图和题表,完成以下要求:
(7分)
1)按表1栏的要求,图中完善F1~F5的逻辑符号,并按图中的逻辑符号将F6~F7的名称填入相应位置;
2)在表2栏中填入各输出端的逻辑表达式;
3)若ABCD=1001,将各输出值填入表3栏中。
VCC
F1
F2
F3
F4
F5
F6
F7
1
与非门
或非门
异或门
同或门
与或非门
OC或OD
三态门
2
略
略
略
略
略
略
略
3
1
0
1
0
0
0
0
4、用四选一数据选择器74LS153设计一个3变量的多数表决电路。
(10分)
1CAB
Y
SiCi
5、用集成二进制译码器74LS138和与非门构成全加器。
(10分)
6.已知负边沿JK触发器,J、K、CP波形如图所示。
1)画出其触发器逻辑符号。
2)写出其触发器的特征方程。
输入
现态
次态
功能说明
JK
Qn
Qn+1
00
00
0
1
01
01
0
1
10
10
0
1
11
11
0
1
3)填出下面触发器的功能真值表。
Q
4)根据CP、J、K波形,画出Q波形。
(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电复 习题