PCBEMC 设计.docx
- 文档编号:10139508
- 上传时间:2023-02-08
- 格式:DOCX
- 页数:14
- 大小:26.88KB
PCBEMC 设计.docx
《PCBEMC 设计.docx》由会员分享,可在线阅读,更多相关《PCBEMC 设计.docx(14页珍藏版)》请在冰豆网上搜索。
PCBEMC设计
电磁兼容基本原理及PCB的EMC设计
关键词:
PCB EMC EMI
摘要:
本文是对电磁兼容基本原理进行简单介绍,根据我司多为嵌入式系统的情况,重点对EMC设计进行简单的阐述与总结,供我司单板(硬件)、PCB开发的工程师参考。
同时,以后会根据实际问题详细讨论与更新。
1电磁兼容原理
1.1EMC的定义
电磁兼容(ElectromagneticCompatibility,简称EMC),是研究在有限的空间、时间和频谱资源的功能条件下,各种电气设备共同工作,并不发生降级的科学。
另外一种解释,EMC是一种技术,这种技术的目的在于,使电气装置或系统在共同的电磁环境条件小,既不受电磁环境的影响,也不会给环境以这种影响。
换句话说,就是它不会因为周边的电磁环境而导致性能降低、功能丧失和损坏,也不会在周边环境中产生过量的电磁能量,以致影响周边设备的正常工作。
(这是EMC的终极目标)
以下是电磁兼容有关的常见术语:
EMC:
(Electromagneticcompatibility)电磁兼容性
EMI:
(Electromagneticinterference)电磁干扰
EMS:
(Electromagneticsusceptibility)电磁敏感度
RE:
(Radiatedemission)辐射骚扰
CE:
(Conductedemission)传导骚扰
CS:
(Conductedsusceptibility)传导骚扰抗扰度
RS:
(Radiatedsusceptibility)射频电磁场辐射抗扰度
ESD:
(Electrostaticdischarge)静电放电
EFT/B:
(Electricalfasttransientburst)电快速瞬变脉冲群
Surge:
浪涌
1.2电磁兼容研究的目的和意义
电磁兼容研究的目的:
1)确保系统内部的电路正常工作,互不干扰,以达到预期的功能;
2)降低电子系统对外的电磁能量辐射,使系统产生的电磁干扰强度低于特定的限定值;
3)减少外界电磁能量对电子系统的影响。
提高系统自身的抗扰能力;
对于我司来讲电磁兼容研究目的就是达到我司产品通过有关结构的3C、CE认证,通过EMC测试,获得市场准入,同时提高产品的可靠性,减少不良率。
案例1,联通CDMA与中移动GSM在两种制式手机“绿色、环保、低辐射”之争
案例2,XX公司视听接入产品XXX通过有关CE认证后,在有关媒体上进行大量宣传,作为其技术先进的标志。
1.3EMC的主要研究内容
EMC是研究在给定的时间、空间、频谱资源的条件下:
1)同一设备内部各电路模块的相容性,互不干扰、能正常工作;
2)不同设备之间的兼容性;
总体讲,EMC分为EMI、EMS两部分:
EMI:
电磁干扰,即处在一定环境中设备或系统,在正常运行时,不应产生超过相应标准所要求的电磁能量;
EMS:
电磁敏感度,即处在一定环境中设备或系统,在正常运行时,设备或系统能承受相应标准规定范围内的电磁能量干扰,或者说设备或系统对于一定范围内的电磁能量不敏感,能按照设计的性能保持正常的运行、工作;(防静电要求为此类)
2.4 EMC三要素及对策
2.4.1EMC三要素
1、干扰源
2、耦合途径
3、耦合装置
三者为顺序关系
在单板范围内,我们可以找到如下几个与辐射有关的项:
干扰源:
时钟电路(包括晶振、时钟驱动电路);
开关电源;
高速总线(通常为低位地址总线如:
A0、A1、A2);
高电平信号、大电流信号、dv/dt、di/dt高信号;
(此部分容易忽略,属于反馈一类,根据我司特点,要求单板工程师要对元器件的DATASHEET文件熟悉,对各端口的定义与功能有很清晰的掌握)
继电器;
部分塑封器件;
内部互连电缆;
耦合途径:
传播RF能量的各种媒质,例如自由空间、互连电缆(共模耦合)。
(RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射,这些不需要的信号能量,使用片式磁珠扮演高频电阻的角色(衰减器),该器件允许直流信号通过,而滤除交流信号。
通常高频信号为30Mhz以上,然而,低频信号也会受到片式磁珠的影响。
此方面资料详见本文后面文献《电感和磁珠》,此文为主要针对单板工程师,PCB工程师可简单了解。
)
按传播的方式,电磁干扰分成两种类型。
1、传导型干扰
传导型干扰是系统产生并返回到支流输入线或信号线的噪声,这个噪声的频率范围为10KHZ-30MHZ,它既有共模方式,又有差模方式。
LC网络常常是抑制传导干扰的主要方式。
2、辐射型干扰
辐射型干扰以电磁波的方式直接发射,线路中一个普通的例子是电源线扮演发射天线的作用,频率覆盖范围30MHZ-1GHZ,这个范围的EMI可通过金属屏蔽的方式抑制。
敏感装置:
PCB上的各种敏感器件,它们易于接收来自I/O线缆的辐射干扰并把这些有害能量传输到其他敏感电路或器件上。
单板中敏感器件或信号主要有:
锁项环
收发模块
模拟信号
复位信号
小弱信号
总结:
对于EMC来讲,这三个要素缺一不可。
如果任一要素不存在,EMI也就不存在了。
那么工程师所要做的事情就是找到最容易解决的那一项。
1.4.2 EMC对策
任何EMC问题的处理都是围绕三要素进行的
1.降低干扰源
2.切断或削弱传播途径
3.提高设备的抗干扰能力
降低干扰源
通常来讲,合理的PCB设计是消除多数RF干扰的最经济有效的途径。
(其它方式为什么?
多为增加磁珠和电感,尤其是钽电容,比较贵。
或加层(增加22元))有源器件是所有辐射的源头。
PCB设计所要做的是将电磁能量限制在需要它们的地方。
我们可以利用时钟扩频率技术或适当的减缓信号的上升沿来降低时钟信号的干扰强度,也可以在器件选型方面以及天线效应方面(如严格控制线头长度、控制信号回路面积)来控制EMI的强度。
(扩频技术一般在通信上应用较广,但随着逻辑门的速度的快速增长以及空间的需求,现在广泛应用与开关电源或DC-DC、RF能量比较大的地方,实践证明,衰减非常理想。
)
(最有效的减缓方式是什么?
)
通过必要的布局、布线以及采取屏蔽、接地措施来提高设备的抗扰能力;
切断或削弱传播途径
在三要素的对策中切断干扰的传播途径是最重要的一环。
在单板上可采取以下措施来切断耦合途径或者减少耦合:
1.对应传导耦合:
加滤波电容、滤波器、共模线圈、隔离变压器等;
2.对应辐射耦合:
相邻层垂直走线、加屏蔽地线、磁性器件合理布局、3W规则、正确层分布、辐射能力强或敏感信号内布层、使用I/O双绞线、辐射信号强的信号远离拉手条、板边缝隙等。
从产品EMC设计的对策、手段来讲,通常采用的不外乎接地、屏蔽、滤波三种。
关于接地、屏蔽、滤波的介绍一般可以和结构人员共同分析和参见有关资料,本文主要针对PCB的EMC设计给予介绍。
2PCB的EMC设计
3.1PCB的EMC设计在EMC设计中的定位
3.1.1开展PCB的EMC设计的意义
1.信号质量的要求
在产品的EMC设计中,除了通过有关测试、获取CE认证外,还必须结合信号完整性分析,保证信号质量。
如果产品顺利通过EMC测试却不能实现正常功能,那也是徒劳的。
在这方面,板级EMC设计是其它方式等无法取代的。
2.系统设计,对策多样化
目前业界一流公司在EMC的处理上均采用注重源头控制的EMC系统设计,从产品的概念、设计阶段给予关注,可在原理、PCB、结构、线缆、屏蔽、滤波、软件等各个方面采取对策,而一旦产品推向时常,可采取的对策也只有在软、硬件上打补丁了,对策的效果、可行性将面临严峻的考验。
对于一个产品来讲,从设计之初就采取一些抑制措施比成品之后再反复修改要经济的多。
在电子产品的研制中,为获得良好的EMC性价比,进行EMC设计是相当重要的;电子产品的EMC性能是设计赋予的。
测试仅仅是将电子设备固有的EMC性能用某种定量的方法表征出来。
3.缩短开发周期
记得IBM专家层针对某公司的产品开发现状说过:
没有时间一次把产品做好,却有时间对产品一做再做。
重视源头控制,可能会拖延一点开发进度,但比起产品定型后,再针对EMC特性进行攻关要有效的多,而且产品定型后,再作EMC处理,由于受到诸多限制,可采用的对策极为有限。
4.降低批量成本
在单板、PCB设计阶段进行EMC控制,有可能会增加人力开发成本,但从批量生产等总成本考虑,关注源头控制,可极大的降低批量成本,请看以下案例:
某公司产品EMC攻关中遇到以下问题,在现有的四层板中,EMC指标(RE)超标,EMC攻关组有以下三条路可走(经以下任何一对策后,EMC指标均能通过):
对策种类更改内容每块单板增加成本总体增加成本对信号质量影响
1.加层
(4—6)改板,加层,增加电源、平面 20元 4000万 有改善
2.加磁珠改板,每块单板增加16个磁珠8元(估算0.5元/个)没有计算改板成本 1600万过设计,EMI改善,但信号一定恶化
3.控制源头改板,查找源头,增加4个滤波电容,处理几个回路问题0.2元左右
没有计算改板成本小于40万 有改善
(注:
以上为假设公司所有使用本单板的产品均需CE认证的数据,由于现阶段国内尚未强制要求,可能感到增加成本有些不必要,但国内强制实施EMC认证应该为时不远了。
)
从我司目前情况来看,应该属于消费类电子,单板用量应该很大,尤其对成本的控制,应该是重中之重。
从上面数据可以看出,三种对策的价格差异很大,如果我们放弃从设计的源头控制EMC指标,不管采用那种措施,公司的利润都会遭受巨大损失。
2.1.2PCB的EMC设计在我司产品EMC开发中的客观地位
前面的介绍我们知道,在信号质量的综合考虑、单板接口、无法进行完全屏蔽的产品里,开展PCB的EMC设计是其他任何EMC措施无法取代的;即使不存在以上问题的产品,开展以EMI源头设计为主的EMC系统设计,丰富了设计手段,减轻了后续工序的压力,降低了综合成本。
案例一,在某公司的某产品配线框的EMC设计中,由于该配线框无法采用完全屏蔽结构,但其EMC需求是要通过很严的EN55022CLASSB级,结构、线缆方面的对策几乎没有,后来,通过调整PCB布局、布线以及连接器的管脚排布,顺利解决了问题;
案例二,见上文,成本方面的比较;
案例三,某产品,屡次EMC攻关未果,最接近成功的一次是在原有系统外面再加一屏蔽箱体,但物理尺寸被扩大了一倍,失去了原有的意义,后经SCH、PCB、结构、线缆的综合考虑,在结构尺寸未变的情况下,通过了有关认证。
我们也应看到,在EMC系统设计的环节里,单独做好板级EMC的开发,并不能解决所有EMC问题,更不能有只需解决板级EMC问题,而无须再做屏蔽罩、屏蔽线缆的想法,我们强调的是EMC系统设计观念,而PCB的EMC设计是这个系统设计链条上最关键的一环,在单板方面进行EMC设计考虑是一个综合的考虑,是我们硬件、PCB工程师抬头脑中必须掌握的概念。
现在一些电子企业的一个瓶颈是从事EMC开发、硬件开发的人员对PCB的设计了解甚少,在单板的LAYOUT中,如果没有通过相关认证,就经常采用加层、加容性、抗性器件等做法,“宁可错杀一千,也不放过一个”,存在着明显的过设计倾向,以致于增加了不小的成本,也增加了PCB的LAYOUT难度,甚至有些还是无法实施的,这种情况在一些尖端领域还尚可,但对于我司的消费类电子定位,明显不可以。
我们知道,PCB的设计需要综合质量、成本、加工工艺、EMC、安规、热等诸多因素,缺乏对以上的综合考虑,都不是一个成功的产品。
这就需要我们的工程师对以上因素做到全局把握,根据实际情况,采取不同的对策。
以上为总体上针对我司的特点对电磁兼容的基本原理进行了简单的阐述,希望各位工程师提出不同见解并加以指正。
同时根据我司产品提出问题,共同努力解决。
后续为单板的PCB的EMC设计的详细介绍。
PCB的EMC设计
板级EMC的成因
PCB的的EMC形成机理
1.地平面是不平整的。
实际中的地平面上各点的是存在电位差的,而且总是起伏不定的,类似于海面上的波浪。
这构成了PCB的EMC形成的必要条件,随着频率、速率的提高,传输线效应越来越需要引起关注,引线电感以及信号回流过程中大大小小的环路就构成了PCB的EMC形成
什么是信号完整性(SingnalIntegrity)?
信号完整性(SingnalIntegrity)是指一个信号在电路中产生正确的相应的能力。
信号具有良好的信号完整性(SingnalIntegrity)是指当在需要的时候,具有所必须达到的电压电平数值。
主要的信号完整性问题包括反射、振荡、地弹、串扰等。
常见信号完整性问题及解决方法:
问题可能原因解决方法其他解决方法
过大的上冲终端阻抗不匹配终端端接使用上升时间缓慢的驱动源
直流电压电平不好线上负载过大以交流负载替换直流负载在接收端端接,重新布线或检查地平面
过大的串扰线间耦合过大使用上升时间缓慢的发送驱动器使用能提供更大驱动电流的驱动源
时延太大传输线距离太长替换或重新布线,检查串行端接头使用阻抗匹配的驱动源,变更布线策略
振荡阻抗不匹配在发送端串接阻尼电阻么是信号完整性(SingnalIntegrity)?
信号完整性(SingnalIntegrity)是指一个信号在电路中产生正确的相应的能力。
信号具有良好的信号完整性(SingnalIntegrity)是指当在需要的时候,具有所必须达到的电压电平数值。
主要的信号完整性问题包括反射、振荡、地弹、串扰等。
常见信号完整性问题及解决方法:
问题可能原因解决方法其他解决方法
过大的上冲终端阻抗不匹配终端端接使用上升时间缓慢的驱动源
直流电压电平不好线上负载过大以交流负载替换直流负载在接收端端接,重新布线或检查地平面
过大的串扰线间耦合过大使用上升时间缓慢的发送驱动器使用能提供更大驱动电流的驱动源
时延太大传输线距离太长替换或重新布线,检查串行端接头使用阻抗匹配的驱动源,变更布线策略
振荡阻抗不匹配在发送端串接阻尼电阻
关于滤波
滤波技术是抑制干扰的一种有效措施,尤其是在对付开关电源EMI信号的传导干扰和某些辐射干扰方面,具有明显的效果。
任何电源线上传导干扰信号,均可用差模和共模干扰信号来表示。
差模干扰在两导线之间传输,属于对称性干扰;共模干扰在导线与地(机壳)之间传输,属于非对称性干扰。
在一般情况下,差模干扰幅度小、频率低、所造成的干扰较小,共模干扰幅度大、频率高,还可以通过导线产生辐射,所造成的干扰较大。
因此,欲削弱传导干扰,把EMI信号控制在有关EMC标准规定的极限电平以下。
除抑制干扰源以外,最有效的方法就是在开关源输入和输出电路中加装EMI滤波器。
一般设备的工作频率约为10~50kHz。
EMC很多标准规定的传导干扰电平的极限值都是从10kHz算起。
对开关电源产生的高频段EMI信号,只要选择相应的去耦电路或网络结构较为简单的EMI滤波器,就不难满足符合EMC标准的滤波效果。
六、关于滤波
滤波技术是抑制干扰的一种有效措施,尤其是在对付开关电源EMI信号的传导干扰和某些辐射干扰方面,具有明显的效果。
任何电源线上传导干扰信号,均可用差模和共模干扰信号来表示。
差模干扰在两导线之间传输,属于对称性干扰;共模干扰在导线与地(机壳)之间传输,属于非对称性干扰。
在一般情况下,差模干扰幅度小、频率低、所造成的干扰较小,共模干扰幅度大、频率高,还可以通过导线产生辐射,所造成的干扰较大。
因此,欲削弱传导干扰,把EMI信号控制在有关EMC标准规定的极限电平以下。
除抑制干扰源以外,最有效的方法就是在开关源输入和输出电路中加装EMI滤波器。
一般设备的工作频率约为10~50kHz。
EMC很多标准规定的传导干扰电平的极限值都是从10kHz算起。
对开关电源产生的高频段EMI信号,只要选择相应的去耦电路或网络结构较为简单的EMI滤波器,就不难满足符合EMC标准的滤波效果。
1.1瞬态干扰
是指交流电网上出现的浪涌电压、振铃电压、火花放电等瞬间干扰信号,其特点是作用时间极短,但电压幅度高、瞬态能量大。
瞬态干扰会造成单片开关电源输出电压的波动;当瞬态电压叠加在整流滤波后的直流输入电压VI上,使VI超过内部功率开关管的漏-源击穿电压V(BR)DS时,还会损坏TOPSwitch芯片,因此必须采用抑制措施。
通常,静电放电(ESD)和电快速瞬变脉冲群(EFT)对数字电路的危害甚于其对模拟电路的影响。
静电放电在5—200MHz的频率范围内产生强烈的射频辐射。
此辐射能量的峰值经常出现在35MHz—45MHz之间发生自激振荡。
许多I/O电缆的谐振频率也通常在这个频率范围内,结果,电缆中便串入了大量的静电放电辐射能量。
当电缆暴露在4—8kV静电放电环境中时,I/O电缆终端负载上可以测量到的感应电压可达到600V。
这个电压远远超出了典型数字的门限电压值0.4V。
典型的感应脉冲持续时间大约为400纳秒。
将I/O电缆屏蔽起来,且将其两端接地,使内部信号引线全部处于屏蔽层内,可以将干扰减小60—70dB,负载上的感应电压只有0.3V或更低。
电快速瞬变脉冲群也产生相当强的辐射发射,从而耦合到电缆和机壳线路。
电源线滤波器可以对电源进行保护。
线—地之间的共模电容是抑制这种瞬态干扰的有效器件,它使干扰旁路到机壳,而远离内部电路。
当这个电容的容量受到泄漏电流的限制而不能太大时,共模扼流圈必须提供更大的保护作用。
这通常要求使用专门的带中心抽头的共模扼流圈,中心抽头通过一只电容(容量由泄漏电流决定)连接到机壳。
共模扼流圈通常绕在高导磁率铁氧体芯上,其典型电感值为15~20mH。
关于滤波
滤波技术是抑制干扰的一种有效措施,尤其是在对付开关电源EMI信号的传导干扰和某些辐射干扰方面,具有明显的效果。
任何电源线上传导干扰信号,均可用差模和共模干扰信号来表示。
差模干扰在两导线之间传输,属于对称性干扰;共模干扰在导线与地(机壳)之间传输,属于非对称性干扰。
在一般情况下,差模干扰幅度小、频率低、所造成的干扰较小,共模干扰幅度大、频率高,还可以通过导线产生辐射,所造成的干扰较大。
因此,欲削弱传导干扰,把EMI信号控制在有关EMC标准规定的极限电平以下。
除抑制干扰源以外,最有效的方法就是在开关源输入和输出电路中加装EMI滤波器。
一般设备的工作频率约为10~50kHz。
EMC很多标准规定的传导干扰电平的极限值都是从10kHz算起。
对开关电源产生的高频段EMI信号,只要选择相应的去耦电路或网络结构较为简单的EMI滤波器,就不难满足符合EMC标准的滤波效果。
1瞬态干扰
是指交流电网上出现的浪涌电压、振铃电压、火花放电等瞬间干扰信号,其特点是作用时间极短,但电压幅度高、瞬态能量大。
瞬态干扰会造成单片开关电源输出电压的波动;当瞬态电压叠加在整流滤波后的直流输入电压VI上,使VI超过内部功率开关管的漏-源击穿电压V(BR)DS时,还会损坏TOPSwitch芯片,因此必须采用抑制措施。
通常,静电放电(ESD)和电快速瞬变脉冲群(EFT)对数字电路的危害甚于其对模拟电路的影响。
静电放电在5—200MHz的频率范围内产生强烈的射频辐射。
此辐射能量的峰值经常出现在35MHz—45MHz之间发生自激振荡。
许多I/O电缆的谐振频率也通常在这个频率范围内,结果,电缆中便串入了大量的静电放电辐射能量。
当电缆暴露在4—8kV静电放电环境中时,I/O电缆终端负载上可以测量到的感应电压可达到600V。
这个电压远远超出了典型数字的门限电压值0.4V。
典型的感应脉冲持续时间大约为400纳秒。
将I/O电缆屏蔽起来,且将其两端接地,使内部信号引线全部处于屏蔽层内,可以将干扰减小60—70dB,负载上的感应电压只有0.3V或更低。
电快速瞬变脉冲群也产生相当强的辐射发射,从而耦合到电缆和机壳线路。
电源线滤波器可以对电源进行保护。
线—地之间的共模电容是抑制这种瞬态干扰的有效器件,它使干扰旁路到机壳,而远离内部电路。
当这个电容的容量受到泄漏电流的限制而不能太大时,共模扼流圈必须提供更大的保护作用。
这通常要求使用专门的带中心抽头的共模扼流圈,中心抽头通过一只电容(容量由泄漏电流决定)连接到机壳。
共模扼流圈通常绕在高导磁率铁氧体芯上,其典型电感值为15~20mH。
合理布置电源滤波/退耦电容:
一般在原理图中仅画出若干电源滤波/退耦电容,但未指出它们各自应接于何处。
其实这些电容是为开关器件(门电路)或其它需要滤波/退耦的部件而设置的,布置这些电容就应尽量靠近这些元部件,离得太远就没有作用了。
(当电源滤波/退耦电容布置的合理时,接地点的问题就显得不那么明显。
)
退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是:
(1)电源输入端跨接10~100uf的电解电容器。
如有可能,接100uF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容,如遇印制板空隙不够,可每4~8个芯片布置一个1~10pF的钽电容。
(3)对于抗噪能力弱、关断时电源变化大的器件,如RAM、ROM存储器件,应在芯片的电源线和地线之间直接接入退藕电容。
(4)电容引线不能太长,尤其是高频旁路电容不能有引线。
(5)在印制板中有接触器、继电器、按钮等元件时.操作它们时均会产生较大火花放电,必须采用RC电路来吸收放电电流。
一般R取1~2K,C取2.2~47UF。
(6)CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。
金属氧化物压敏电阻
由于价廉,压敏电阻是目前广泛应用的瞬变干扰吸收器件。
描述压敏电阻性能的主要参数是压敏电阻的标称电压和通流容量即浪涌电流吸收能力。
前者是使用者经常易弄混淆的一个参数。
压敏电阻标称电压是指在恒流条件下(外径为7mm以下的压敏电阻取0.1mA;7mm以上的取1mA)出现在压敏电阻两端的电压降。
由于压敏电阻有较大的动态电阻,在规定形状的冲击电流下
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB EMC