光电检测系统设计.docx

光电检测系统设计.docx

《光电检测系统设计.docx》由会员分享，可在线阅读，更多相关《光电检测系统设计.docx（11页珍藏版）》请在冰豆网上搜索。

光电检测系统设计

光电检测系统设计

LT

逐个地被光电检测系统检测,在分选系统中能被方便地分选剔除。

（2）光电检测系统

光电检测系统其作用主要是对物料进行光学检测,为分选系统准确无误地提供物料的光学信息。

光电分选机的光学检测系统主要由光源、背景板、接收器和镜头等光学元件及相关辅助装置组成。

背景板是提供一个背景,使被测物置于一个背景（即基准色）中进行检测。

典型的背景板是一系列从浅到深的颜色片。

根据光电等效原则,在光源的照射下,总有一片背景片单位面积上产生的反光信号,与合格品单位面积上产生的反光信号等效。

接收器,又称光电接收器或光传感器。

一般布置在光电检测系统的观测面上。

可将投射到接收面上的光信号转换成电信号。

目前用于光电分选机中的半导体光电元件,包括硅光电池、光电二级管、光电三级管等。

不过,色选机的大多采用先进的电荷藕合器件（简称CCD）作为光学接收器。

（3）分选系统

分选系统的作用是把光电检测系统检测发现的次品从物料中剔除,它由电控系统控制。

物料颗粒从检测点到分选点的运动时间,要与光电检测系统信号发出到分选机构这一段延时时间相匹配。

常见的分选是用压缩空气喷吹。

物料进入分选系统后合格品沿正常运动轨道落入合格品槽,次品则受到喷嘴发射出的脉冲式压缩空气作用偏离正常运动轨道,落到次品槽而被剔除。

喷嘴由电磁阀控制。

（4）电控系统

电控系统除控制色选机整体的各机构外,其重要的工作就是把来自光电检测系统的检测信号整形放大,判断处理,去启动分选机构的电磁阀,完成分选操作。

1.4光电分选机的整体结构设计

通过对光电分选机工作过程和系统结构的分析可知,光电分选机的控制系统是由主控制器、分选控制系统、光电检测系统、电磁振动给料系统和气枪控制分选系统共同组成的。

主控制器系统直接或间接控制和管理其它系统,如控制温度、电源电压、开关信号、指示灯等外围电。

光电检测系统采用CCD传感器对4个分选滑道的物料进行检测和识别处理,整个光电检测系统中包括前后8个摄像机控制板和8个CCD传感器,每个控制板控制1个CCD传感器进行扫描工作并对接收到的扫描信号进行识别处理给出异物位置信息。

电磁振动给料系统按照主控制系统设定的工作参数进行工作,将物料调节整理,保证物料在观察区内能被逐个地观察检测。

气枪驱动系统接收分选控制系统的击打信号后,控制高速电磁阀将高压气流喷出,把物料中的次品分选剔除。

系统每组滑道有32个溜槽,每个溜槽对应1个气动喷嘴,所以1个滑道对应32个气动喷嘴。

光电分选机控制系统总体结构如图1.3所示。

图1.3光电分选机总体结构图

分选机选用的GP触摸屏带有RS-232接口,所以主控制系统与触摸屏间的通信采用了基于RS-232的异步串行通信方式。

主控制系统与光电检测系统和电磁振动给料系统间的通信都采用了三线同步串行通信的方式，这种通信方式有别于常用的两线制，其增加了一条数据使能信号线，可不必搜索同步符,同时接收方接收数据时采用时钟脉冲计数和使能信号双重检测的方法,从而提高了通信的可靠性。

CPLD转接板除了能接收检测信号控制LED显示外还负责控制器和前后摄像机控制板之间的通信数据帧的转发。

第二章光电检测系统的硬件设计

2.1检测系统的整体结构

该部分主要是针对光电检测系统进行了设计。

系统以高速线阵CCD器件和Xilinx公司的FPGA芯片XC3S2OO为核心设计了一套完整的光电检测系统。

系统硬件包括线阵CCD传感器（RL1O24P）、CCD驱动电路、相机电源模块、串行通信模块、CCD数字图像转换器（XRD98L59）、FPGA处理器、CPLD转接板、以及电磁阀驱动电路的气动装置等。

检测系统的硬件整体结构框图如图2.1所示。

FPGA采用的是Xilinx公司的XC3S200TQ144,配置芯片采用的是XCF01S。

转接板CPLD采用的是XC95216,转接板的功能包括将主控制器的命令传送给相机控制板（FPGA处理器）外,还接收处理器的检测信号驱动LED显示。

另外一个CPLD采用的是XC95108,完成接收FPGA处理器发送的气枪驱动信号控制高速电磁阀驱动电路。

图2.1检测系统的硬件框图

设计中系统的处理器采用的XC3S200是Spartan-3系列的FPGA,封装是TQ144,主要特性有:

（l）内部时钟频率可达326MHz,可提供4320个逻辑单元,20万个系统门。

（2）支持多达17种的单端接口标准和6种差分接口标准。

输出信号的摆幅范围可达1.14V和3.45V。

（3）高性能的内部存储器SelectRAM结构。

每个块存储器容量为18Kb,并且是完全的双口存储器结构。

最多可提供216Kb的块存储器资源,以及30Kb的分布式存储器资源。

支持高性能的外部存储器接口,这些结构包括SDR/DDR、SDRAM/SRAM、FCRAM和CAM接口等。

（4）专用的18位×18位乘法器模块和超前进位逻辑链构成了高性能的算术处理功能。

（5）多达4个数字时钟管理器模块和8个全局时钟多路复用缓冲器,构成了丰富的时钟资源,从而可提供灵活的系统时钟解决方案。

（6）片内的数字化阻抗匹配技术和可编程输出电流,克服了因阻抗不匹配造成的系统不稳定性问题。

本系统中采用的XC95216和XC95108都是Xilinx公司XC9500系列的CPLD。

XC9500系列产品采用快闪存储技术,支持JTAG测试和在线系统编程,具有高密度、高性能、驱动能力强、引脚锁定等特点。

XC950O系列产品在功能结构上和FPGA的基本相同。

XC950O系列器件的基本结构包括:

功能模块、输入输出接口模块和互连矩阵。

其中功能模块由宏单元构成,每个宏单元可以实现一定的组合逻辑或寄存器功能。

XC95216在资源上包含216个宏单元,而XC95108包含108个宏单元。

该设计中FPGA采用的是JTAG和主串配置模式配置。

当采用主串配置模式时,系统采用的外部配置存储器芯片是XCF01S。

2.2CCD硬件设计

根据光电分选机的工作原理,我们在线阵CCD传感器的选择上着重考虑了以下几个性能参数:

工作速率、分辨率、灵敏度和动态范围。

因为记录的是快速运动目标,故对所用CCD的扫描速度有很高的要求。

分辨率的高低则直接影响着扫描图像的细节再现程度。

由于器件工作频率高,故光积分时间较短,只有选用灵敏度高、动态范围大的CCD才能保证输出视频信号不被淹没于暗电流噪声中,确保扫描图像的质量。

该设计选用的CCD器件是RLI024P。

RL1024P是PerkinElmer公司的P系列高速线阵CCD,其光谱响应范围是250-1000nm,像素读出率高迭40MHz,行读出率可达35KHz,像素大小为14μm,阵列中有1024个有效像素,具有电子曝光控制门,具有低噪声、高速度、高灵敏度等优点。

CCD设计包括两部分,一部分是CCD的时序逻辑,另一部分是CCD的电平驱动电路。

CCD的时序逻辑都由FPGA发生。

FPGA发出的信号电平是3.3V,CCD却需要4种不同的驱动电平，如表2.1所示，因此,从FPGA发出的信号在进入CCD之前,必须进行电平转换。

表2.1RL1024P驱动电压列表

FPGA发出的3.3V信号驱动到上述4种电平,可以采用PI74FCT16244TV电平驱动芯片来产生相关的电平。

PI74FCT16244TV是16hit的快速CMOS线驱动器,可以增加输出电流驱动能力,应用在P11、P22和YR的单极性时钟输出（要求驱动电平为OV或5V）,它的信号时钟频率可高达40MHz。

在CCD的驱动时序中,P11、P22和YR的信号驱动时钟频率都为10MHz,均满足P174FCT16244TV信号时钟频率范围。

NEC公司生产的超低噪声双运算放大器4570,可以将它设置成电压跟随器。

通过设置运放的正输入端的电压（电阻分压法）,将输入的士12V分压到需要的8V和士4V。

DG642是TTL驱动器,双向模拟开关,时钟上限频率达10MHz,刚好满足该设计的要求。

它应用在Pab、Ptg和Ppg的双极性时钟信号输出。

通过设置DG642的开关两端电平为4570的输出电平,FPGA发出的信号（OV和3.3V）经过模拟开关转换为表2.1中要求的8V和士4V。

下图2.2所示为该设计中CCD驱动模块的硬件电路原理图,此硬件电路提供CCD需要的4种不同驱动电平,图中标号为Ul的管脚为FPGA的输出端,用于提供CCD正常工作时所需的时序脉冲。

图2.2CCD驱动电路硬件原理图

2.3图像数字转换器设计

该设计中选用的是Exar公司生产的图像数字转换器XRD98L59。

该器件是低功耗的数字式动静态的CCD图像转换器,它包含有相关双采样器、可编程增益的PGA,10-bit模数转换器以及有哑像元平均器、噪点像元切割器和数字噪声抑制滤波器的自动偏移校正电路等功能。

下介绍XRD98L59的功能和参数设置:

（l）串行控制接口设置

XRD98L59内部有10个8-hit控制寄存器,所有工作参数都是通过设置这些内部寄存器。

初始化内部寄存器是通过XRD98L59提供的SPI接口来完成的。

SPI接口有读写控制信号分别为LOAD（锁存信号）、SDI（数据）和SCLK（移位时钟）。

图2.3为串行接口时序图,接口采用12-bit移位寄存器,前4-bit为地址码,后8-bit为数据位。

XRD98L59的SPI接口与XC3S200的普通IO口相连接,通过FPGA提供的时序来初始化A/D内部的控制寄存器。

图2.3串行接口时序图

（2）相关双采样设置

XRD98L59提供两个时序接口管脚,一个是采样CCD的黑电平时钟（SBLK）,另一个是采样CCD有效信号电平的时钟（SPIX）。

两个时钟驱动时序都是通过FPGA来提供。

改变地址序号为0011的寄存器内容,可以设定时钟的上升沿还是下降沿采样。

通过设置地址序号为0010的寄存器的高6位数据可以设定实际采样点的位置与采样时钟沿的孔径延迟时间。

孔径延迟时间可设定的范围在2.7ns一17.5ns之间。

（3）可编程增益控制

XRD98L59内部集成了两级可编程放大器PGA1和PGA2,可以对CCD图像传感器的输出信号进行放大。

两个放大器总的放大倍数可以在6dB一38dB之间调整,调整的步长值为O.125dB。

2.4通信电路设计

该设计中的通信电路是根据3线制的同步串行通信接口协议设计的,这三个接口信号分别是串行数据、移位时钟、使能信号。

由于通信线路比较长,容易受到电控系统的干扰,所以采用差分电路传输信号。

AM26L31是Texas仪器公司生产的线性的四重差分发送驱动器,AM26L32是接收驱动器。

图2.4所示的是在通信传输过程中,通过传输线连接的AM26L31和AM26L32的其中一个差分驱动器的电路图。

当主控制器通过三线同步串行通信接口向检测系统（FPGA）发送数据时,输入数据X到AM26L31的发送驱动器,接收端通过AM26L32的接收驱动器接收数据X,最后数据输出X连接到FPGA的管脚。

图2.4AM26L31和AM26L32的电路连接图

2.5气枪驱动设计

高压气枪作用是喷射剔除不合格物料。

气枪喷射是通过控制高速电磁阀的动作来完成的。

因此高速电磁阀是气枪驱动系统中的一个关键部分,CPLD气枪驱动板通过控制它的吸合和释放来控制喷气时刻及喷气持续时间,电磁阀的动态响应特性直接影响着整个系统的主要性能指标。

电磁阀的工作原理是利用电磁铁通电产生的电磁力吸合阀口的铁心,使阀口打开;电磁铁断电后,磁场消失,阀口铁心被复位弹簧拉回,使阀口密封,切断气流。

由于气枪驱动系统要求每次喷射的时间很短,电磁铁必须能在很短的时间内产生很强的吸力来克服复位弹簧的拉力,电磁阀的快速响应特性为实现最小喷气量提供了硬件保证。

电磁吸引力与电磁线圈中的电流成比例,而线圈中的电流大小是通过外加电压值来改变。

所以通过改变外加电压大小值,可以改变气枪驱动系统要求每次喷射持续时间的长短。

为了实现电磁阀控制的理想波形,一般采用3种驱动方案。

这3种方案按照产生线圈电流的方式不同,可分为可调电阻式驱动电路、双电压式驱动电路和脉宽调制式驱动电路。

该设计中采用的电磁阀驱动电路是脉宽调制式驱动电路。

具体原理是控制电路首先加一个宽脉冲,使电磁阀迅速开启。

然后一系列PWM脉冲加到电磁阀线圈上,于是在每一个循环时间内,高电平时间线圈上得到电压。

由于PWM脉冲周期远远小于线圈的充放电时间,高电平时间越长,线圈的平均电流也就越大,这样电磁阀线圈的维持电流就可以通过控制高频PWM脉冲波的占空比进行调节。

调节合适的占空比获得一个较小的维持电流。

该设计通过对识别检测信号定时实现脉宽调制驱动电磁阀。

这就是整个系统的硬件设计部分，有关软件以及测试、实验部分会在之后继续进行。